Circuits et systemes de modelisation analogique de neurones ...

Chapitre III : circuits intégrés réalisés.Maintenir une ondulation inférieure à 5 mV implique donc une fréquence de rafraîchissementminimale de :-12C.dV 1.10 .5.10-i 0.65.10-3dt 12fuite f 130 Hz 7,7 msInjection de charge et couplages.En utilisant le signal de test cpttest (figure 3-15) nous pouvons contrôler l'état de l'interrupteurdont le condensateur est connecté à un plot. Pour des fronts d'horloge de 5 ns nous relevonsune oscillation amortie d'amplitude 50 mV.5. CIRCUIT "FPCA-R" : FIELD PROGRAMMABLE CONDUCTANCEARRAY.Figure 3-23 : microphotographie du circuit mixte "fpca-r". Dimensions 3186 X 2885 µm 2 , 47broches, boîtier jlcc48, BiCMOS AMS 0,8 µm, au total 10371 composants (5137 NMOS, 4612PMOS, 465 npn, 109 condensateurs, 48 résistances) dont 75% utilisés par la logique et lescircuits de topologie et de mémorisation analogique. Séquenceur 5% 614 (300 NMOS, 302PMOS, 12 npn), mémoires analogique 40% (1967 NMOS, 2056 PMOS, 93 condensateurs, 6npn), topologie 30% (2041 NMOS, 1054 PMOS, 3 npn).5.1.Cahier des charges.Ce circuit a pour but d'améliorer la flexibilité de nos simulateurs analogiques. Pour lesversions précédentes, deux points se sont montrés particulièrement limitants :L'absence de mémorisation analogique intégrée qui augmente le nombre de broches desASICs, limite ainsi la quantité de conductances intégrées et implique l'utilisation d'ungrand nombre de circuits externes (logique, CNA, etc.. voir chapitre IV).123