Circuits et systemes de modelisation analogique de neurones ...

Chapitre III : circuits intégrés réalisés.états parasites du tableau 3-4. Dans notre cas ce transistor est de type PMOS, la secondearmature de cette structure tunnel est donc son puit N. Pour l'étage avec gain il est connecté àVdd = 10 V et pour l'étage suiveur il est connecté à la sortie de l'étage (voir figures 3-5-A et3-5-B). S'il y a un courant parasite, il ne se fait donc pas dans les mêmes conditions.En conclusion, nous conseillons la réalisation de structures de test comportant différentscondensateurs tunnel et des transistors haute tension utilisant l'implantation de base en guisede drain. Des mesures sous pointes permettront de caractériser précisément la technologieutilisée et d'obtenir les paramètres réels de l'injection tunnel qui permettront de concevoir unematrice plus fiable et plus efficace.4. CIRCUIT "ANNIE" : MEMORISATION PAR ECHANTILLONNEUR-BLOQUEUR.Figure 3-13 : microphotographie du circuit mixte "annie". Dimensions 1600 X 1300 µm 2 , 28broches, boîtier dil28, BiCMOS AMS 0,8 µm, au total 1176 composants (490 NMOS, 550PMOS, 18 pnp, 80 npn, 24 condensateurs, 14 résistances) dont 48 % pour la logique (277NMOS, 285 PMOS).Ce circuit a été réalisé avec l'aide de Marie-Nathalie Salefran et Lionel Daros dans le cadre deleur projet de fin d'études à l'ENSERB [SALEFRAN 98].4.1.Cahier des charges.Ce circuit est destiné à évaluer l'utilisation de condensateurs intégrés comme moyen destockage analogique. Cette technique a déjà été utilisée avec succès par d'autres groupes pourla réalisation de réseaux de neurones formels (par exemple [SATYANARAYANA 92]).115