Circuits et systemes de modelisation analogique de neurones ...

More documents

Recommendations

Info

Chapitre III : circuits intégrés réalisés.Deux adaptateurs de niveau CMOS permettent de transformer l'excursion 0-5 V des signauxlogiques V in etHigh/ Medium , en signaux d'excursion [0, V high ] V nécessaires pour piloter lestransistors de commutations M1, M2 et M3.Les limites de tensions imposées par la technologie utilisée sont résumées ci-dessous :PMOS 0,8 m, V DS max 8 V minimum, 12V typiqueNMOS 0,8 m, V DS max 9 V minimum, 13 V typiqueClaquage d'oxyde T ox12 V minimum, >18 V typiqueClaquage d'oxyde interpoly 14 V minimum, >20 V typiqueJonction puits N/diffusion P13 V typiqueJonction substrat P/diffusion N18 V typiqueJonction substrat P/puits N55 V typiqueTableau 3-5 : valeurs limites de tension pour la technologie AMS BiCMOS 0,8 m.La tension drain-source maximale des transistors MOS est le seul paramètre sur lequel nouspouvons jouer. Il correspond à un mécanisme appelé "punchthrough" : lorsque le transistor estbloqué l'augmentation de la tension V DS provoque l'extension de la zone d'inversion de lajonction drain/canal jusqu'à la source ce qui provoque la mise en conduction brutale dutransistor. Les valeurs du tableau 3-5 correspondent aux transistors de taille minimale,l'allongement du canal permet d'augmenter la tension qui provoque le recouvrement de tout lecanal. En effet, dans l'hypothèse d'une jonction abrupte, l'extension de la zone de charged'espace croît comme la racine carrée de la tension inverse aux bornes de la jonction :Wn2 Vd V i (3.14)qNDavec : - constante diélectrique,- q charge de l'électron,- N D dopage le plus faible de la jonction,- V d tension de diffusion,- V i tension aux bornes de la jonction.Dans ces conditions la limite inférieure de claquage provient du claquage d'oxyde T ox(12 V/18 V) et du claquage de la jonction drain/puit des transistors PMOS (13 V), elle fixe lalimite maximale pour la tension V high .109
Chapitre III : circuits intégrés réalisés.3.2.4. Dessins des différents injecteurs tunnel.Enfin, pour finir cette description, la figure 3-7 réunit les caractéristiques des différents pointsmémoires que nous avons dessinés. Nous avons en effet prévu de tester l'efficacité tunnel dedifférents types d'injecteurs, ainsi quatre types différents sont utilisés avec les étages suiveurs.Les étages inverseurs ont une fonction de transfert non linéaire qui ne permet pas de remonterà la tension de grille flottante V f , ils ne permettent donc pas d'obtenir des informations sur lecourant tunnel et sont pourvus de cellules identiques.3.3.Résultats et perspectives.3.3.1. Cycles de programmation.7000Vmux (mV)6500M2 M3 M6 M7600055005000450040003500t (s)30000 20 40 60 80 100 120Figure 3-9 : cycle de programmation pour les quatre cellules à étages inverseurs de lamatrice mémoire.Nous appliquons des cycles de programmation aux quatre mémoires utilisant les étages avecgain. L'écriture se fait en appliquant des impulsions de durée 100 ms sur la commande RbW.La tension V high est fixée à 13 V et la tension V medium à 7,5 V ce qui permet de se placer dansle coude d'amplification de l'étage (voir figure 3-5-A). A l'excursion de 3 V autour de la valeurcentrale 5V à la sortie de l'étage correspond une variation de3 93 mV pour la grille32flottante (en utilisant le gain théorique de 32 obtenu en simulation).110
Page 1 and 2:
N° d’ordre : 2324THESEPRESENTEE
Page 3 and 4:
Table des matières2.3.1. Suite log
Page 5 and 6:
Table des matières5.2. Conception
Page 7 and 8:
6Table des matières
Page 9 and 10:
Introduction généralehybrides. No
Page 11 and 12:
10Introduction générale
Page 13 and 14:
12Chapitre I : éléments de neurob
Page 15 and 16:
Chapitre I : éléments de neurobio
Page 17 and 18:
Page 19 and 20:
Page 21 and 22:
Page 23 and 24:
Page 25 and 26:
Page 27 and 28:
Page 29 and 30:
Page 31 and 32:
Page 33 and 34:
Page 35 and 36:
Page 37 and 38:
36Chapitre I : éléments de neurob
Page 39 and 40:
Chapitre II : circuits analogiques
Page 41 and 42:
Page 43 and 44:
Page 45 and 46:
Page 47 and 48:
Page 49 and 50:
Page 51 and 52:
Page 53 and 54:
Page 55 and 56:
Page 57 and 58:
Page 59 and 60: Chapitre II : circuits analogiques
Page 89 and 90: 88Chapitre II : circuits analogique
Page 91 and 92: Chapitre III : circuits intégrés
Page 103 and 104: Référence.[OHSAKI 94]Méthoded'in
Page 109: Chapitre III : circuits intégrés
Page 139 and 140: 138Chapitre III : circuits intégr
Page 141 and 142: Chapitre IV : mise en œuvre et app
Page 161 and 162:
Chapitre IV : mise en œuvre et app
Page 163 and 164:
Page 165 and 166:
Page 167 and 168:
-+-Chapitre IV : mise en œuvre et
Page 169 and 170:
Page 171 and 172:
Page 173 and 174:
Page 175 and 176:
Page 177 and 178:
Page 179 and 180:
Page 181 and 182:
Page 183 and 184:
Page 185 and 186:
Page 187 and 188:
Page 189 and 190:
Page 191 and 192:
Page 193 and 194:
Page 195 and 196:
194Chapitre IV : mise en œuvre et
Page 197 and 198:
Conclusions et perspectives.Les tec
Page 199 and 200:
Références bibliographiques.[BUCH
Page 201 and 202:
Références bibliographiques.Behav
Page 203 and 204:
Références bibliographiques.[KOCH
Page 205 and 206:
Références bibliographiques.[MANN
Page 207 and 208:
Références bibliographiques.[SARP
Page 209 and 210:
208Références bibliographiques.
Page 211 and 212:
210Annexes
Page 213 and 214:
Annexe A : procédé de fabrication
Page 215 and 216:
Annexe B : organisation de la RAM d
Page 217 and 218:
Annexe C : brochages des différent
Page 219 and 220:
218Annexe D : brochages des connect
Page 221 and 222:
IIIIIIII220Ernest JuniorErnest 1Ern
Page 223 and 224:
Annexe E : carte "ernest"Les figure
Page 225 and 226:
Annexe E : carte "ernest"Les foncti
Page 227:
RésuméCircuits et systèmes de mo
show all

Circuits et systemes de modelisation analogique de neurones ...

Create successful ePaper yourself

Delete template?

Save as template?