Circuits et systemes de modelisation analogique de neurones ...

Chapitre III : circuits intégrés réalisés.connectées uniquement à la tension V medium . Un des condensateurs est polarisé par V high ou0 selon une des 4 possibilités indiquées dans le tableau. Dans ces conditions, la tensionaux bornes du condensateur d'injection C tunnel vaut V medium ou (V high - V medium ) et reste tropfaible pour induire un effet tunnel. Quand une cellule est en cours de programmation, lesvaleurs mémorisées sur les autres cellules ne doivent pas être perturbées.Impossible : la logique de décodage n'autorise pas ces états.Un premier bloc de quatre mémoires (mémoires n° 2, 3, 6 et 7 conformément à lanumérotation de la figure 3-7) utilise les étages de sortie amplificateurs (figure 3-5-A). Lesecond bloc de quatre mémoires (mémoires n° 0, 1, 4 et 5) utilise les étages de sortie suiveurs(figure 3-5-B).Cette organisation par groupe de quatre cellules permet de tester tous les états indiqués dans letableau 3-4.3.2.3. Etages haute tension.adaptation de niveauV mediumV highM1M2High/MediumV inM3V outFigure 3-8 : schéma électrique de l'étage haute tension. Il permet d'obtenir 3 niveaux distinctsen sortie.Ils correspondent aux blocs indiqués étages HT dans la figure 3-7. Les signaux V in etHigh/ Medium permettent de contrôler le niveau de sortie de cet étage. Il apparaît en faitcomme un simple inverseur (entrée V in , sortie V out ) dont le niveau haut est sélectionné par lacommandeHigh/ Medium . Si High/ Medium = 1 le niveau haut est la tension V high et siHigh/ Medium = 0 le niveau haut est la tension V medium .108