Circuits et systemes de modelisation analogique de neurones ...

More documents

Recommendations

Info

Chapitre III : circuits intégrés réalisésspécifique pour la tension de programmation. De plus l'amélioration du rendement d'injectionnécessite des structures pouvant violer les règles de dessin des fondeurs.3.1.2. Dispositif tunnel.Deux oxydes peuvent servir à la réalisation de l'injecteur tunnel, l'oxyde de grille ou l'oxydeinterpolysilicium si la technologie employée comporte deux niveaux de polysilicium.Plusieurs auteurs considèrent que l'oxyde de grille est de meilleure qualité que l'oxydeinterpolysilicium, notamment en raison du moins grand nombre supposé de sites de piégeage àl'interface silicium/oxyde. Mais c'est aussi, dans la plupart des cas, l'oxyde le plus fin oumême le seul disponible.La technologie BiCMOS que nous utilisons comporte deux niveaux de polysilicium avec uneépaisseur d'oxyde interpolysilicium réduite (T interpolysilicium = 19,5 nm typique) qui estnécessaire à la réalisation de condensateur de capacité importante. L'oxyde de grille estlégèrement plus fin (T ox = 16 nm typique). La qualité de l'interface est très dépendante duprocédé de fabrication et, hormis la tension de claquage, aucun paramètre la concernant n'estfourni par le fondeur. Il ne nous est donc pas possible de faire un choix en utilisant ce critère.Finalement, nous réalisons l'injection au travers de l'oxyde interpolysilicium, l'avantaged'utiliser un vrai condensateur plutôt qu'un condensateur MOS étant décisif. En effetl'injection au travers de l'oxyde de grille suppose qu'une des armatures du condensateur soitréalisée par le substrat en silicium. La variation de l'épaisseur effective d'isolant en fonction dela tension appliquée vient alors perturber l'effet tunnel.Nous avons testé plusieurs structures destinés à réduire la tension de programmationnécessaire. Nous supposons qu'elle restera inférieure aux limites imposées par le procédé etles étages de commutations n'utilisent pas de transistors spéciaux.3.1.3. Méthode de programmation.Afin que le processus tunnel soit bidirectionnel, il est nécessaire d'utiliser une méthodepermettant l'inversion de polarité aux bornes du condensateur d'injection. L'utilisation d'unetension négative est beaucoup trop délicate à mettre en œuvre et nous avons donc utilisé unetechnique plus classique de couplage capacitif (Voir figure 2-23 B).C'est la méthode généralement retenue dès qu'il s'agit de contrôler plus d'un point mémoire.En effet nombre d'auteurs qui ont testé des mémoires à grilles flottantes ont occulté ceproblème101
Référence.[OHSAKI 94]Méthoded'injection decharge.NMOS EC ou FNToxyde de grille 15nm, 17/20VMéthode de retraitde charge.FNT oxyde degrille 15 nm,17/20VTechnologieutilisée.CMOS 0,8 m,1 poly[NOULLET 95] FNT interpoly, 25 V CMOS 1,2 m,2 poly[DIORIO 95][CHAI 96]NMOS EC.Implantation P+pour élever latension de seuil duNMOSFNT oxyde degrille 34,2 nmFNT interpolysilicium 14/16,5 V. Dessind'injecteur permettant d'augmenter lechamp électrique[LANDE 96] FNT oxyde de grille, 14,5/17,5 V.Contact metal/poly sur le condensateurd'injection permettant d'augmenter lechamp électrique[BUCHAN 97a], FNT interpolysilicium 56-82 nm[BUCHAN 97b][HARRISON 98][LAFLAQUIERE98]NMOS EC.Implantation P+pour élever latension de seuil duNMOSFNT interpoly, ~15 VFNT oxyde degrille 34,2 nm,35/40 V.Implantation N+pour renforcer lechamp électriqueOrbitSemiconductorBiCMOS 2 mnwellCMOS, 2 polynwellCMOS 2 m,1 polyMietec CMOS2,4 m 2 polyOrbitSemiconductorBiCMOS 2 mnwellAMS BiCMOS0,8 m.Commutation de latension deprogrammation.étages hautetension à couplagecapacitifexterneOrganisation.matrice. La pleinetension deprogrammationn'est appliquée qu'àune cellulematrice 4 x 4. Lapleine tension deprogrammationn'est appliquée qu'àune cellule.Dispositif deprogrammationintégré.Précision etrétention.- évaluation deseffets de piégeagesdans l'oxyde etvieillissementaccéléré, modèlethermoactivéexterne.multiplexeuranalogique pourlire un pointspécifique.externe 1 cellule externe résolutionéquivalente de 14 à15 bitsinutile matrice 2 x 2 boucle derétroaction etlogique de contrôleintégréeEtage haute tensioninterne à transistorsLDDEtage de sortie.décalage du seuildu transistorcomposite qui faitpartie intégrante ducircuitRemarques.EEPROM numérique dontl'auteur propose l'utilisationcomme mémoire analogique.l'injection FNT est obtenuepar couplage capacitif- multiplexeur -résolutionéquivalente de 6bitstension, sourcecommune polariséesous le seuilpaire différentielledont un desbranches contientle transistor à grilleflottantesélectionnée1 cellule - - le courant duPMOS de sortie estrecopié par unmiroir de gain 100externe, bipolaire - La tension deprogrammation estexterne mais dessignaux logiquesinternes contrôlel'écritureEtage haute tensioninterne à transistorsLDDEtage haute tensioninternevecteurcompensation ducouplage detension deprogrammationpermettant unelecture continuependant l'écriture- courant de sortiedu MOSrésolutionéquivalente de 13bitsUn suiveur recopiele potentiel de lagrille flottante versle circuit àcontrôlervecteur Machine d'état. - Amplificateursource commune.-Grâce à l'injecteur utilisé, lestensions de programmationrestent inférieures auxspécifications de latechnologie utilisée-Schéma d'écriture original-Automatisation de l'écriturepar cyclesécriture/comparaison.Tableau 3-2 : caractéristiques de différentes études de dispositifs de mémorisation analogique à grille flottante en technologie CMOS standard. EC =injection par électron chaud, FNT = effet Tunnel Fowler-Nordhein.
Page 1 and 2:
N° d’ordre : 2324THESEPRESENTEE
Page 3 and 4:
Table des matières2.3.1. Suite log
Page 5 and 6:
Table des matières5.2. Conception
Page 7 and 8:
6Table des matières
Page 9 and 10:
Introduction généralehybrides. No
Page 11 and 12:
10Introduction générale
Page 13 and 14:
12Chapitre I : éléments de neurob
Page 15 and 16:
Chapitre I : éléments de neurobio
Page 17 and 18:
Page 19 and 20:
Page 21 and 22:
Page 23 and 24:
Page 25 and 26:
Page 27 and 28:
Page 29 and 30:
Page 31 and 32:
Page 33 and 34:
Page 35 and 36:
Page 37 and 38:
36Chapitre I : éléments de neurob
Page 39 and 40:
Chapitre II : circuits analogiques
Page 41 and 42:
Page 43 and 44:
Page 45 and 46:
Page 47 and 48:
Page 49 and 50:
Page 51 and 52: Chapitre II : circuits analogiques
Page 89 and 90: 88Chapitre II : circuits analogique
Page 91 and 92: Chapitre III : circuits intégrés
Page 101: Chapitre III : circuits intégrés
Page 139 and 140: 138Chapitre III : circuits intégr
Page 141 and 142: Chapitre IV : mise en œuvre et app
Page 153 and 154:
Chapitre IV : mise en œuvre et app
Page 155 and 156:
Page 157 and 158:
Page 159 and 160:
Page 161 and 162:
Page 163 and 164:
Page 165 and 166:
Page 167 and 168:
-+-Chapitre IV : mise en œuvre et
Page 169 and 170:
Page 171 and 172:
Page 173 and 174:
Page 175 and 176:
Page 177 and 178:
Page 179 and 180:
Page 181 and 182:
Page 183 and 184:
Page 185 and 186:
Page 187 and 188:
Page 189 and 190:
Page 191 and 192:
Page 193 and 194:
Page 195 and 196:
194Chapitre IV : mise en œuvre et
Page 197 and 198:
Conclusions et perspectives.Les tec
Page 199 and 200:
Références bibliographiques.[BUCH
Page 201 and 202:
Références bibliographiques.Behav
Page 203 and 204:
Références bibliographiques.[KOCH
Page 205 and 206:
Références bibliographiques.[MANN
Page 207 and 208:
Références bibliographiques.[SARP
Page 209 and 210:
208Références bibliographiques.
Page 211 and 212:
210Annexes
Page 213 and 214:
Annexe A : procédé de fabrication
Page 215 and 216:
Annexe B : organisation de la RAM d
Page 217 and 218:
Annexe C : brochages des différent
Page 219 and 220:
218Annexe D : brochages des connect
Page 221 and 222:
IIIIIIII220Ernest JuniorErnest 1Ern
Page 223 and 224:
Annexe E : carte "ernest"Les figure
Page 225 and 226:
Annexe E : carte "ernest"Les foncti
Page 227:
RésuméCircuits et systèmes de mo
show all

Circuits et systemes de modelisation analogique de neurones ...

Create successful ePaper yourself

Delete template?

Save as template?