Thèse Sofiane ATROUS - ESIGELEC

Chapitre 1 : Etat de l’artl’ordre de 1.3 A avec un temps de montée de l’ordre de 10 ns.Generateurd'impulsionsC 11,5 kΩS 1S 2100 pFESTFigure 12 : Modèle HBMII.2.2.Machine Model (MM)Ce test repose sur un modèle qui simule les décharges électrostatiques d’une machine à travers uncircuit intégré (Figure 13). Les expériences ont montré que les dommages causés par lesdécharges d’une machine sont identiques à ceux produits par des décharges issues d’un corpshumain mais ils peuvent être engendrés par des impulsions d'amplitudes nettement inférieures.Les circuits intégrés sont conçus pour supporter un niveau de décharge de type MM de l’ordre de200V.Generateurd'impulsionsC 1S 2 EST200 pFR 1100 kΩ-10 MΩFigure 13 : Modèle MMII.2.3.Charge Device Model (CDM)Le modèle qui décrit le comportement des charges internes d’un composant est donné par laFigure 14. Ces charges statiques sont stockées dans le boitier d’un circuit intégré, et lorsque l’unedes broches du circuit est connectée à la masse, le circuit se décharge à l’extérieur via la masse. Ilest recommandé que les circuits intégrés puissent supporter un niveau de décharge (CDM) del’ordre de 1 kV.S. Atrous Page 29