Partie 2 - Systematic
Partie 2 - Systematic
Partie 2 - Systematic
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
05Telecom:Mise en page 1 3/11/08 11:55 Page 111<br />
SYSTEM@TIC PARIS-REGION LES PROJETS DE R&D AU CŒUR DE LA RÉVOLUTION NUMÉRIQUE<br />
Le projet TCHATER propose de construire un terminal optique cohérent modulé à 40Gb/s, voire 100Gb/s, intégrant un traitement<br />
du signal en temps réel et s’appuyant sur une utilisation efficace de la technique du multiplexage en polarisation (PDM) et des techniques<br />
de correction d'erreur (FEC) avancées à décision souple. Ce terminal est destiné aux prochaines générations de réseaux optiques<br />
à très haute densité spectrale d’information à 40Gb/s et 100Gb/s. Le projet TCHATER s’appuie sur les travaux du projet<br />
COHDEQ qui vise à développer les composants optoélectroniques et les algorithmes nécessaires à la détection cohérente.<br />
////////////////////////////////////////////////////////////////////////////////////////////////////////////////<br />
Contact<br />
Jean-Christophe ANTONA<br />
ALCATEL-LUCENT FRANCE<br />
01 30 77 27 02<br />
jean-christophe.antona@alcatel-lucent.com<br />
TCHATER<br />
Terminal Cohérent Hétérodyne Adaptatif en Temps Réel<br />
///// GT Télécoms<br />
////////////////////////////////////////////////////////////////////////////////////////////////////////////////<br />
PLAN DU PROJET ET DÉLIVRABLES<br />
Réalisations attendues du projet :<br />
><br />
><br />
Convertisseurs analogiques-numériques très haut débit<br />
Algorithmes dédiés au démultiplexage en polarisation et à la correction<br />
d’erreur par décision souple, testés d’abord hors ligne sur<br />
une liaison optique en laboratoire, puis convertis en langage VHDL<br />
avant leur inscription dans un FPGA<br />
PRINCIPALES PHASES DU PROJET<br />
Etapes principales<br />
><br />
><br />
><br />
><br />
Démonstrations / optimisation de systèmes cohérents 40-<br />
100Gb/s PDM avec traitement du signal hors ligne<br />
Développement de convertisseurs analogiques-numériques haut<br />
débit<br />
Développement d'algorithmes de démultiplexage et de correction<br />
d'erreur avancés<br />
Implantation des algorithmes de COHDEQ et de démultiplexage<br />
dans un FPGA<br />
STATUT<br />
Projet démarré en janvier 2008.<br />
Développement d'algorithmes performants de démultiplexage en polarisation,<br />
qui ont permis de réaliser des expériences de transmission<br />
de systèmes cohérents (traitement de signal "hors-ligne") à 40Gb/s<br />
><br />
><br />
><br />
><br />
><br />
><br />
><br />
Carte prototype optoélectronique intégrant ces éléments, fonctionnant<br />
en temps réel<br />
Démonstrateur cohérent 40-100Gb/s<br />
Optimisation et évaluation des "systèmes" cohérents<br />
Bilan des avantages techniques et financiers de la solution<br />
Démonstrateur temps réel à 10Gb/s non PDM, avec FEC décision<br />
dure, puis 20Gb/s PDM<br />
Démonstrateur temps réél 40Gb/s PDM avec FEC décision souple<br />
Démonstrateur temps réél 80-100Gb/s avec fonctionnalités de<br />
traitement réduites<br />
et 100Gb/s, utilisés pour l'obtention du record mondial du produit capacité<br />
x distance sur fibre optique avec 42Petabit/s.km (révélé à<br />
OFC'08).<br />
////////////////////////////////////////////////////////////////////////////////////////////////////////////////<br />
Partenaires<br />
Coordinateur : Alcatel Lucent<br />
Partenaires : Alcatel-Lucent, e2v, ENS LYON, IRISA,<br />
Telecom ParisTech<br />
Grand(s) Groupe(s)<br />
PME<br />
Durée : 36 mois<br />
Budget Global : 3,40 M€<br />
Financement : 1,3 M€- Agence Nationale pour la Recherche<br />
Académique(s)<br />
111
Change language