Modo 1 - PoliformaT

Tema 2:
Expansión de E/S digital
Periféricos e Interfaces Industriales
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada

Expansión de Entrada/Salida digital
Índice
• Introducción
• Expansión de E/S con lógica discreta
– Mapeado de entradas adicionales
– Mapeado de salidas adicionales
• Expansión de E/S con circuitos especializados: El
PPI 8255
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
2de 55

Expansión de Entrada/Salida digital
Índice
• El PPI8255 (cont.)
– Arquitectura
• Conexión al microcontrolador
– El registro de control
• Configuración del modo de operación
• Puesta a 0 ó 1 de un bit del puerto C
– Modos de operación
• Modo 0 (básico): entrada o salida
• Modo 1 (protocolo): entrada o salida
• Existe un modo 2 (bidireccional con protocolo)
– El puerto C en los modos con protocolo
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
3de 55

Expansión de Entrada/Salida digital
Introducción
• Necesidad de expansión
– A veces la elección del uC depende de factores ajenos
al diseño
• Coste
• Disponibilidad
• Herramientas de desarrollo
• Posibilidad de reaprovechar sistemas/tarjetas
• Conocimientos previos, curva de aprendizaje, tiempo
– Otras veces la elección del uC depende de sus
periféricos internos, pero necesitamos más capacidad
de entrada/salida de la que disponemos sólo con el uC
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
4de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Con lógica discreta se puede ampliar la E/S
utilizando como vía de acceso al uC
– Puertos de E/S de propósito general
• Los puertos se comparten entre varios dispositivos
– La memoria externa de datos (XRAM)
• “Mapeando” el dispositivo dentro del área de memoria
• Las líneas del bus (direcciones, datos, control) se comparten
entre los dispositivos, las memorias externas del sistema, etc.
• Suele ser la solución más lógica cuando, por otros motivos
(generalmente requisitos de memoria), ya se dispone de un bus
de datos externo
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
5de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las entradas
– Idea general: Multiplexar los datos de entrada
• Si tenemos K entradas de W bits, nos bastará con
– W pines de entrada
– S pines de salida (S >= 2 K )
– MUX de K valores de W bits cada uno
µC
Dato
multiplexado
W
selección
MUX
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
S
W
...
W
E 0
E K-1
6de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las entradas
– Ejemplo: Multiplexar 8 entradas E0 a E7 de 1 bit cada
una con menos de 8 líneas en el uC
• A) Haciendo 8 lecturas de 1 bit para obtener toda la
información
– 1 entrada, 3 salidas
– Sw para leer todas las entradas, para leer 1 entrada
µC P1.7
P1.2 a P1.0
Dato
multiplexado
selección
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
1
3
1
...
1
E 0
E 7
7de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las entradas
– Ejemplo (cont):
• A) 8 lecturas de 1 bit
1. Sw para leer todas las entradas en un vector e
2. Sw para leer una entrada i
for (i=0; i < 8; i++) {
/* Quitar selección del P1 */
P1 &= 0xF8;
/* Selección = i */
P1 |= (i & 0x07);
/* Leer entrada */
e[i] = P1^7;
}
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
int leer_entrada (int i) {
}
i ∈ [0,7]
/* Quitar selección del P1 */
P1 &= 0xF8;
/* Selección = i */
P1 |= (i & 0x07);
/* Leer entrada */
return P1^7;
8de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las entradas
– Ejemplo (cont):
• B-1) Haciendo 2 lecturas de 4 bits utilizando 4 MUXes 2-a-1
µC
– 4 entradas, 1 salida
– Sw para leer todas las entradas, para leer 1 entrada
P1.4 a P1.7
P1.1 a P1.0
Dato
multiplexado
selección
4 x MUX 2-a-1
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
4
1
4
4
E 0 , E 1 , E 2 , E 3
E 4 , E 5 , E 6 , E 7
9de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las entradas
– Ejemplo (cont):
• B-1) Haciendo 2 lecturas de 4 bits con MUXes
1. Sw para leer todas las entradas en un vector e
2. Sw para leer una entrada i
for (i=0; i < 2; i++) {
/* Quitar selección del P1 */
P1 &= 0xFE;
/* Selección = i */
P1 |= (i & 0x01);
/* Leer 4 entradas */
e[4*i+0] = P1^4; e[4*i+1] = P1^5;
e[4*i+2] = P1^6; e[4*i+3] = P1^7;
}
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
10 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las entradas
– Ejemplo (cont):
• B-1) Haciendo 2 lecturas de 4 bits con MUXes
1. Sw para leer
todas las entradas
2. Sw para leer
una entrada i
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
int leer_entrada (int i) {
/* Quitar selección del P1 */
P1 &= 0xFE;
/* Selección = i/4 (bloque) */
P1 |= ((i/4)) & 0x01);
/* Leer entrada */
switch (i%4) {
case 0: return P1^4;
case 1: return P1^5;
case 2: return P1^6;
default: break; }
return P1^7; }
11 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las entradas
– Ejemplo (cont):
• B-2) Haciendo 2 lecturas de 4 bits utilizando un ‘244
– 4 entradas, 1 ó 2 salidas
– ‘244 = 74ls244, 74hc244, 74hct244, ...
1A0 - 1A3 4 4 1Y0 - 1Y3
/1OE
2A0 - 2A3 4 4 2Y0 - 2Y3
/2OE
‘244
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
12 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las entradas
– Ejemplo (cont):
µC
• B-2) Haciendo 2 lecturas de 4 bits utilizando un ‘244
– 4 entradas, 1 ó 2 salidas
– ‘244 = 74ls244, 74hc244, 74hct244, ...
Dato
multiplexado
selección
1
4
E0 , E1 ,
E2 , E3 E4 , E5 ,
E6 , E7 Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
4
4
Dato
multiplexado
selA
selB
1 salida 2 salidas
1
1
13 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las entradas
– Ejemplo (cont):
• B-2) Haciendo 2 lecturas de 4 bits utilizando ‘244
– Si se utiliza 1 salida, el sistema es funcionalmente idéntico al B-1
– Si se utilizan 2 salidas (selA, selB) ahorramos el inversor, pero ...
» Peligro: Podemos crear un cortocircuito si activamos
simultáneamente ambos triestados
(selA = selB = 0)
» Ejercicio 1: Sw para leer todas las entradas
» Ejercicio 2: Sw para leer una entrada
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
14 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las entradas
– Ejemplo (cont):
• C) Mapeando un integrado ‘244 en el mapa de memoria
– Solución interesante si ya se usan memorias externas o existen
otros dispositivos mapeados en memoria
» El mapeado no supone la sobrecarga adicional de los buses
de direcciones y datos, pues ya se usan
– 1 línea adicional de selección (/CS244 )
» /CS244 se conecta a ambos /OE, y se leen las 8 entradas en
una sola operación
» /CS244 proviene del decodificador, no del uC
– Sw para leer todas las entradas, para leer 1 entrada
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
15 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las entradas
– Ejemplo (cont):
4 4
4
• C) Mapeando un integrado ‘244 en el mapa de memoria
E7-E0 4
≈
8 8
D7-D0 uC
A15-A0 uC
Circuito
Decodif.
8 8
/RD uC
/WR uC
– También podríamos haber hecho /CS 244 OR /RD uC para activar el
‘244 y garantizar así que la operación del uC es una lectura
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
/CS 244
DATOS
DIR
RAM-1
/CS
/RD
/WR
DATOS
DIR
RAM-2
/CS
/RD
/WR
16 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las entradas
– Ejemplo (cont):
• C) Mapeando un integrado ‘244 en el mapa de memoria
1. Sw para leer todas las entradas en un vector e
2. Sw para leer una entrada i
typedef unsigned char byte;
/* Variable global en dir. fija */
xdata byte ent_244 at 0x8000;
...
for (i=0; i < 8; i++) {
e[i] = (ent_244 >> i) & 0x01;
}
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
typedef unsigned char byte;
/* Variable global en dir. fija */
xdata byte ent_244 at 0x8000;
...
int leer_entr (int i) {
return (ent_244 >> i) & 0x01;
}
17 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las salidas
µC
– Idea general: Demultiplexación
• Si tenemos K salidas de W bits, nos bastará con
W
S
– W pines de salida para datos
– K latches de W bits cada uno
– S ó S+1 pines para
la selección del latch
Dato multiplexado
selección
escritura
DEC
G
...
Latch
LE
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
...
Latch
LE
W
W
S 0
S K-1
D0-
D7
LE
/OE
latch ‘573
D
E
Q
D 0
LE
1 2 3
Q 1 2
O0-
O7
18 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las salidas
– Ejemplo: Construir 3 salidas S0 a S2 de 4 bits cada una
con menos de 8 líneas en el uC
• A) Utilizando 2 líneas de selección, 1 línea de escritura
– Sw para escribir en una salida
P1.3 a P1.0
µC
P1.5, P1.4
P1.7
2
Dato multiplexado
4 selección
escritura
DEC
G
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
Latch S0
LE
4
Latch
LE
Latch
LE
4
4
S1
S2
19 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las salidas
– Ejemplo: Construir 3 salidas S0 a S2 de 4 bits cada una
con menos de 8 líneas en el uC
• A) Utilizando 2 líneas de selección, 1 línea de escritura
– Sw para escribir en una salida s el dato d
void escribir_sal (int s, char dato) {
/* Eliminar todo menos P1.6, decodificador desactivado */
P1 &= 0x40;
}
P1 |= (dato & 0x0F); /* A1. Añadir dato (4 bits) */
P1 |= ((s & 0x03)

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las salidas
– Ejemplo: Construir 3 salidas S0 a S2 de 4 bits cada una
con menos de 8 líneas en el uC
• A) Utilizando 2 líneas de selección, 1 línea de escritura
– Sw para escribir en una salida s el dato d
A1. P1 |= (dato & 0x0F); A2. P1 |= ((s & 0x03)

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las salidas
– Ejemplo: Construir 3 salidas S0 a S2 de 4 bits cada una
con menos de 8 líneas en el uC
• B) Utilizando 2 líneas de selección
– Sw para escribir en una salida
P1.3 a P1.0
P1.5, P1.4
µC
4
2
Dato multiplexado
selección
DEC
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
Latch
LE
Latch
LE
Latch
LE
4
4
4
S0
S1
S2
22 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las salidas
– Ejemplo: Construir 3 salidas S0 a S2 de 4 bits cada una
con menos de 8 líneas en el uC
• B) Utilizando 2 líneas de selección
– Sw para escribir en una salida s el dato d
void escribir_sal (int s, char dato) {
/* Eliminar todo menos P1.7 y P1.6, deco activa salida 3 */
P1 = (P1 & 0xC0) | 0x30;
}
P1 |= (dato & 0x0F); /* A1. Añadir dato (4 bits) */
P1 |= ((s & 0x03)

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las salidas
– Ejemplo: Construir 3 salidas S0 a S2 de 4 bits cada una
con menos de 8 líneas en el uC
• B) Utilizando 2 líneas de selección
– Sw para escribir en una salida
A1. P1 |= (dato & 0x0F); A2. P1 |= ((s & 0x03)

Expansión de Entrada/Salida digital
S0
S1
S2
Expansión de E/S con lógica discreta
• Expansión de las salidas
4
4
4
– Ejemplo: Construir 3 salidas S0 a S2 de 4 bits cada una
con menos de 8 líneas en el uC
• C) Mapeando los latches
Latch
LE
Latch
LE
Latch
LE
– Sw para escribir en una salida
CS S2
CS S1
4
CS S0
A15-A0 uC
Circuito
Decodif.
Activas a nivel
alto (como LE)
D7-D0 uC
– También podíamos haber operando CS Si con AND NOT(/WR uC )
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
/RDuC /WRuC DATOS
DIR
RAM-1
/CS
/RD
/WR
DATOS
DIR
RAM-2
/CS
/RD
/WR
25 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las salidas
– Ejemplo: Construir 3 salidas S0 a S2 de 4 bits cada una
con menos de 8 líneas en el uC
• C) Mapeando los latches
– Sw para escribir en una salida s el dato d
/* Supondremos que el decodificador activa las
salidas /CS de los latches en las
direcciones 0x8000, 0x8001 y 0x8002 */
xdata byte salidas[3] at 0x8000;
void escribir_sal (int s, char dato) {
/* Esto genera un “MOVX @DPTR, A” con A = dato y
DPTR = 0x8000, 0x8001 ó 0x8002 (en función de s) */
salidas[s % 3] = dato; /* también “dato & 0x0F” */
}
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
26 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con lógica discreta
• Expansión de las salidas
– Ejemplo: Construir 3 salidas S0 a S2 de 4 bits cada una
con menos de 8 líneas en el uC
• Ejercicio: Diseñar una nueva solución
– Mapeando dos latches de 8 bits
– S0 y S1 en el primer latch, S2 en el segundo latch
– Sw para escribir en una salida s el dato d
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
27 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con circuitos
especializados
• Factores de diseño en la elección entre la
expansión de E/S con lógica discreta o con
circuitos especializados
– Factores dependientes del caso:
• Cantidad de líneas a expandir
• Circuito de decodificación resultante
– A más dispositivos, más complejo/caro/grande/...
• Periféricos con modos de comunicación específicos
– Generalmente protocolos de handshake
– Dichos protocolos pueden estar directamente soportados por los
circuitos especializados de E/S
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
28 de 55

Expansión de Entrada/Salida digital
Expansión de E/S con circuitos
especializados
• Factores de diseño en la elección entre la
expansión de E/S con lógica discreta o con
circuitos especializados
– Factores ajenos:
• Preferencia personal
• Coste del sistema resultante
• Inventario disponible de elementos
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
29 de 55

Expansión de Entrada/Salida digital
El PPI8255
• El PPI8255 es un dispositivo genérico para
resolver la interfaz a periféricos externos
– PPI = “Programmable Peripheral Interface”, o interfaz
programable de periféricos.
– Ofrece al uC 3 puertos de 8 bits cada uno que se
pueden configurar como entradas o salidas
• No realmente bidireccionales
– Está especialmente diseñado para ser conectado a un
bus de microcontroladores de 8 bits como los MCS-51
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
30 de 55

Expansión de Entrada/Salida digital
El PPI8255
• El PPI8255 es un dispositivo genérico para
resolver la interfaz a periféricos externos
– Para la conexión con el procesador, el 8255 se
direcciona como un dispositivo con 4 posiciones de
memoria
• Las tres primeras posiciones corresponden a los registros
asociados a cada uno de los puertos
• La cuarta posición corresponde a un registro interno de control
• Señales /CS, /RD, /WR, A1-A0, D7-D0, RESET
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
31 de 55

Expansión de Entrada/Salida digital
Arquitectura del PPI8255
• Esquema de bloques
Conexión
al
μC
D7-D0
A1, A0
/WR
/RD
/CS
RESET
8
Buffer
datos
Bloque
control
Puerto
A
Puerto
C H
Puerto
C L
Puerto
B
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
8
4
4
8
Conexión
a los
periféricos
32 de 55

Expansión de Entrada/Salida digital
Arquitectura del PPI8255
• La entrada de RESET=1 inicializa el dispositivo
– Modo 0 (entrada) para todos los puertos
• Mapa de posiciones
internas de memoria
A1 A0
0 0
0 1
1 0
1 1
• El valor escrito en el registro de control
– Configura el modo de operación
– Pone a 0/1 una línea del puerto C (bit set/reset)
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
Registro
Registro puerto A
Registro puerto B
Registro puerto C
Registro control
33 de 55

Expansión de Entrada/Salida digital
Arquitectura del PPI8255
• Conexión del PPI8255 al uC
8
8
4
4
A D7-0
A1-0
B
8255
C H
C L
D7-D0 uC
/CS
/RD
/WR
8
2
8
/CS 8255
D7-D0 uC
A15-A0 uC
Circuito
Decodif.
O
Latch
D LE /RDuC /WRuC P0 uC ALE P2 /RD /WR
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
8
8
/RD uC
/WR uC
A15-A0 uC
DATOS
DIR
RAM-1
/CS
/RD
/WR
DATOS
DIR
RAM-2
/CS
/RD
/WR
34 de 55

Expansión de Entrada/Salida digital
El registro de control del PPI8255
• Configuración del modo de operación
– Escritura en el registro de control con el bit 7 = 1
Reg. control:
00: básico
01: protocolo
1x: bidireccional con
protocolo (half-duplex)
0: salida
1: entrada
MSB LSB
1 MA1 MA0 DA DCH MB DB DCL
Modo puerto A
Dirección pto. A
Dirección parte alta pto. C
Dirección pto. B
Dirección parte baja pto. C
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
Modo
pto. B
0: básico
1: protocolo
35 de 55

Expansión de Entrada/Salida digital
El registro de control del PPI8255
• El puerto A puede funcionar en cualquier modo
– Es el único puerto que puede funcionar en modo 2
• El puerto B puede funcionar en modos 0 ó 1
– Modo 0 (entrada), modo 0 (salida), modo 1 (entrada) o
modo 1 (salida)
• El puerto C sólo puede funcionar en modo 0
– Modo 0 (e) o modo 0 (s)
– Configuración independiente de la parte alta y baja
– Sólo para las líneas que no sean de control de los
protocolos de los otros puertos
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
36 de 55

Expansión de Entrada/Salida digital
El registro de control del PPI8255
• Configuración del modo de operación
– Los modos con protocolo utilizan líneas adicionales a
las del puerto para controlar la transferencia
• Permite adaptar uC y periféricos de velocidades de trabajo muy
diferentes
– El más rápido se adapta al más lento
• Está basado en un procedimiento de handshaking:
– El receptor debe dar su permiso antes de poder enviar
– Una vez enviado el dato, el emisor activa una señal de aviso para
que el receptor “sepa” que hay un dato “nuevo” que recoger y
procesar
– El uC puede ser avisado mediante una línea de interrupción o
gestionar el protocolo mediante consulta de estado
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
37 de 55

Expansión de Entrada/Salida digital
El registro de control del PPI8255
• Configuración del modo de operación
– El puerto A es el único puerto que puede funcionar en
todos los modos (0, 1 y 2)
• Las líneas adicionales utilizadas para los modos con protocolo
se toman del puerto C (de la parte alta)
– El puerto B puede funcionar en modos 0 ó 1
• Las líneas adicionales utilizadas para el modo de transferencia
con protocolo se toman del puerto C (de la parte baja)
– El puerto C sólo puede funcionar en modo 0
• Y sólo las líneas que no se hayan reservado para
transferencias con protocolo de los puertos A o B
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
38 de 55

Expansión de Entrada/Salida digital
El registro de control del PPI8255
• Operación de puesta a 0 ó 1 de un bit del pto C
– Esta operación se denomina bit set/reset del pto C
– Se consigue escribiendo una palabra en el registro de
control con el bit 7 = 0
– La línea del puerto C indicada en la operación debe
estar configurada como salida,
– y no debe estar asociada a protocolo
Reg. control:
MSB LSB
0 - - - b2 b1 b0 v
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
Número bit puerto C (de 0 a 7)
Número valor línea (0 ó 1)
39 de 55

Expansión de Entrada/Salida digital
Modos de funcionamiento del
PPI8255: Modo 0
• Modo 0: E/S básica
– Una línea sólo puede ser entrada o salida
– Las salidas son registradas
• El uC escribe en el registro asociado al puerto, y su valor se
saca a las líneas del puerto
– Las entradas no son registradas
• El uC lee directamente de los pines del puerto
– Líneas libres puerto C (no asociadas a protocolo)
• CH = bits 7..4 (todas)
• CL = bits 3..0 (todas)
– 16 combinaciones de modo
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
40 de 55

Expansión de Entrada/Salida digital
Modos de funcionamiento del
PPI8255: Modo 1
• Modo 1: E o S con protocolo ( strobed I/O )
– La salidas y las entradas son registradas
• El dato en los pines del puerto se registra en el flanco de una
de las señales de protocolo
– Los puertos A y B pueden estar configurados en
diferente modo y/o dirección
• 16 combinaciones de modo (E ó S para A, B, C H, C L)
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
41 de 55

Expansión de Entrada/Salida digital
Modos de funcionamiento del
PPI8255: Modo 1
• Modo 1: E o S con protocolo ( strobed I/O )
– Líneas libres del puerto C
• En función del modo del puerto A, del CH los bits C7 y C6 si es
modo entrada (ó C5 y C4 si es modo salida)
– También C3 si se usa el protocolo sin interrupciones
• Del CLel bit C0 si se usa el protocolo sin interrupciones en el
puerto B
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
42 de 55

Expansión de Entrada/Salida digital
Modos de funcionamiento del
PPI8255: Modo 1 (Entrada)
• Modo 1 (entrada): Líneas de protocolo
–/STB (Strobe): Del periférico al 8255
• Orden para registrar el dato presente en el puerto
–IBF (Input Buffer Full): Del 8255 al periférico
• Respuesta a /STB. El periférico debe esperar hasta que se
desactive
• Se desactiva cuando el μC lee el dato recién registrado
– INTR (Interrupt Request): Del 8255 al μC
• Aviso de que hay un dato que recoger
• Sólo se genera si el bit de habilitación INTEx = 1 (si no, el μC
deberá hacer lecturas para consultar el estado y determinar el
valor de IBF)
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
43 de 55

Expansión de Entrada/Salida digital
Modos de funcionamiento del
PPI8255: Modo 1 (Entrada)
• Modo 1 (entrada)
– /STB, IBF e INTR son las líneas de protocolo
Bit
PC2
Habilitación de interrupciones (a nivel alto) hacia el uC. Bit PC4
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
Del periférico
Al periférico
Al μC
(opcional)
44 de 55

Expansión de Entrada/Salida digital
Modos de funcionamiento del
PPI8255: Modo 1 (Entrada)
• Modo 1 (entrada): Cronograma del protocolo
/STB
IBF
INTR
RD
t0 t1 t2
Puerto
Nuevo dato
tk tk+1
t0. El periférico pone un nuevo dato en el puerto y activa /STB para indicar al 8255 que debe
registrarlo (puede hacerlo porque IBF=0). El 8255 captura el dato en el registro interno y activa IBF
para frenar al periférico
t1. El periférico acepta la orden de esperar antes de enviar más datos y lo indica desactivando /STB
t2. El 8255 activa la petición del interrupción para que el uC lea el nuevo dato
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
45 de 55

Expansión de Entrada/Salida digital
Modos de funcionamiento del
PPI8255: Modo 1 (Entrada)
• Modo 1 (entrada): Cronograma del protocolo
/STB
IBF
INTR
RD
t0 t1 t2
Puerto
Nuevo dato
tk tk+1
tk. Al comienzo del ciclo de lectura del uC, el 8255 desactiva la petición del interrupción
tk+1. Al finalizar del ciclo de lectura del uC (cuando el dato ya ha sido leído por el uC) el 8255
desactiva IBF dando así permiso al periférico para enviar un nuevo dato.
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
46 de 55

Expansión de Entrada/Salida digital
Modos de funcionamiento del
PPI8255: Modo 1 (Salida)
• Modo 1 (salida): Líneas de protocolo
– /OBF (Output Buffer Full): Del 8255 al periférico
• Orden de registrar el dato presente en el puerto, se activa
cuando el uC escribe un nuevo dato
–/ACK (Acknowledge): Del periférico al 8255
• Respuesta a /OBF. El periférico indica que está procesando el
nuevo dato, y que el 8255 debe esperar antes de poder enviar
otro dato
– INTR (Interrupt Request): Del 8255 al μC
• Aviso de que el periférico ha procesado el último dato enviado
y por tanto se le puede enviar otro
• Sólo se genera si el bit de habilitación INTEx = 1
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
47 de 55

Expansión de Entrada/Salida digital
Modos de funcionamiento del
PPI8255: Modo 1 (Salida)
• Modo 1 (salida)
Bit
PC6
– /OBF, /ACK e INTR son las líneas de protocolo
Bit
PC2
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
Al periférico
Del periférico
Al μC
(opcional)
48 de 55

Expansión de Entrada/Salida digital
Modos de funcionamiento del
PPI8255: Modo 1 (Salida)
• Modo 1 (salida): Cronograma del protocolo
/WR
/OBF
INTR
/ACK
Nuevo dato
Puerto
t0 t1 t2 t3
t0. El uC escribe un nuevo dato. El 8255 lo almacena y saca por las líneas del puerto, activando /OBF
para indicar al periférico que debe recogerlo. Simultáneamente desactiva la petición de interrupción
t1. El periférico acepta el dato y activa /ACK para frenar el envío de nuevos datos
t2. El 8255 reconoce que el periférico ha recogido el dato y acepta la orden de esperar antes de
continuar enviando nuevos datos desactivando /OBF
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
49 de 55

Expansión de Entrada/Salida digital
Modos de funcionamiento del
PPI8255: Modo 1 (Salida)
• Modo 1 (salida): Cronograma del protocolo
/WR
/OBF
INTR
/ACK
Puerto
t0
Nuevo dato
t1 t2 t3
t3. Al finalizar el proceso con el nuevo dato el periférico desactiva /ACK, lo que permite que el 8255
envíe nuevos datos. Para continuar enviando, el 8255 activa la petición de interrupción al uC.
Volvemos a la situación previa a t0.
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
50 de 55

Expansión de Entrada/Salida digital
El puerto C del PPI8255 en los modos
con protocolo
• Uso reservado de los pines del puerto C
Modo 1 (E)
Modo 1 (S) /OBF A /ACK A
PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 IBFA /STBA INTRA /STBB IBFB • Uso reservado del registro del puerto C
Modo 1 (E)
Modo 1 (S) /OBFA INTEA Puerto A configurado
en modo 1
INTR A
IBF A INTE A INTR A
INTR A
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
/OBF B /ACK B
INTE B
IBF B
INTE B /ACK B
INTR B
INTR B
PC 7 PC 6 PC 5 PC 4 PC 3 PC 2 PC 1 PC 0
Puerto B configurado
en modo 1
INTRB INTRB 51 de 55

Expansión de Entrada/Salida digital
PPI8255 - ANEXO:
Modo 2 (bidireccional)
• Modo 2: E/S bidireccional con protocolo
– Sólo aplicable al puerto A
– El protocolo utilizado es la combinación de los
protocolos de entrada y salida del modo 1
• Si concurren en el tiempo una transferencia de salida y otra de
entrada, el protocolo decide cual se hace primero (la
comunicación es half-duplex)
– Líneas libres del puerto C
• CH = ninguna
• CL = depende del modo del puerto B
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
52 de 55

Expansión de Entrada/Salida digital
PPI8255 - ANEXO:
Modo 2 (bidireccional)
• Modo 2 (bidireccional)
– /OBF, /ACK, INTR:
Protocolo para la salida
– /STB, IBF, INTR: Protocolo
para la entrada
Bit PC6 (Hab. INTR salida)
Bit PC4 (Hab. INTR entrada)
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
53 de 55

Expansión de Entrada/Salida digital
PPI8255 - ANEXO:
Modo 2 (bidireccional)
• Modo 2: E/S bidireccional con protocolo
– Garantía de que no ocurren colisiones en el puerto A
(datos fluyendo 8255 ⇒ periférico y periférico ⇒ 8255
simultáneamente)
• El 8255 y el periférico mantienen el puerto A en alta impedancia
el mayor tiempo posible
• Cuando el periférico está dispuesto a procesar un dato del μC
(indicado con /ACK = 0). Sólo entonces el dato del 8255 sale por
el puerto A
• Si el periférico activa /STB está indicando que el 8255 debe
capturar un dato para el μC. Entonces el valor del puerto A es
capturado. Una vez capturado el puerto A vuelve a alta
impedancia
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
54 de 55

Expansión de Entrada/Salida digital
PPI8255 - ANEXO:
Modo 2 (bidireccional)
• Modo 2 (bidireccional): Cronograma
Dato periférico Dato μC
Contenidos sujetos a una Licencia Creative Commons 2.5:
Reconocimiento – No comercial – Sin Obra Derivada
Permiso
periférico
para sacar
dato por el
puerto
55 de 55