Problemas - Departamento de Electricidad y Electrónica

Problemas deSistemas DigitalesGrados en I.Informáticae I.Informática de SistemasCurso 2010 − 2011Grupos 1 y 3

Introducción1. Utilizando tablas de verdad, comprobar que cualquier función lógica de dosvariables puede implementarse utilizando únicamente puertas AND, OR einversores.2. Utilizando las propiedades básicas del álgebra de Boole, y la propiedadA ⊕B = A ·B +A·B, demostrar lo siguiente (no utilizar tablas de verdad,demostrarlo mediante igualdades, basándose en el álgebra de Boole):A · (B ⊕ C) = (A · B) ⊕ (A · C)A ⊕ B = A ⊕ B = A ⊕ B = A ⊕ BA ⊙ B = A · B + A · BA ⊙ B = A ⊕ B = A ⊕ BA + (B ⊙ C) = (A + B) ⊙ (A + C)3. Hemos estudiado en clase que A ⊕ B = A ⊙ B.¿Se cumple que A ⊕ B ⊕ C = A ⊙ B ⊙ C?¿Quï¿ 1 han de cumplir las variables independientes para que2A ⊕ B ⊕ . . . ⊕ N = A ⊙ B ⊙ . . . ⊙ N?¿Quï¿ 1 han de cumplir las variables independientes para que2A ⊕ B ⊕ . . . ⊕ N = A ⊙ B ⊙ . . . ⊙ N?4. Consideremos el conjunto formado por los conmutadores, los cuales puedentomar dos estados perfectamente diferenciados: conmutador abierto (no pasacorriente) y conmutador cerrado (pasa corriente). Definiremos un conmutadorabierto como 1 lógico, y un conmutador cerrado como 0 lógico.

4¿Qué dos funciones suma y producto lógicos definirías para que el conjuntoformado por los conmutadores junto con las operaciones definidas formenun álgebra de Boole?5. Disponemos de una puerta AND de dos entradas, que funciona en lógicapositiva. Si utilizamos esa misma puerta pero en lógica negativa, ¿qué funciónrealizaría?Supongamos ahora que tenemos una puerta X-OR que funciona en lógicanegativa. Si utilizamos esa misma puerta pero en lógica positiva, ¿qué funciónrealizaría?6. En una estantería hay 5 libros v,w,x,y,z. Deben escogerse cumpliendo las 5condiciones siguientes:Se seleccionan v o w o ambos a la vez.Se seleccionan x o z, pero no ambos a la vez.Se seleccionan tanto v como z juntos, o bien se hace una selección queno incluya a ninguno de ellos.Si se selecciona y, entonces z también debe seleccionarse.Si se selecciona w, entonces ha de seleccionarse tanto v como y.¿Qué posibles selecciones de libros pueden hacerse de forma que cumplantodas las condiciones mencionadas?7. Una estudiante consulta el boletín de la universidad, y encuentra que puedematricularse en un determinado curso de electrónica sólo si satisface por lomenos una de las siguientes condiciones:Tiene como mínimo 60 créditos y un buen expediente.Tiene como mínimo 60 créditos, estudia ingeniería y tiene el apoyo deldepartamento.Tiene menos de 60 créditos y está estudiando ingeniería.Tiene un buen expediente y tiene apoyo del departamento.Es estudiante de ingeniería y no tiene apoyo del departamento.

5Encontrar la solución más sencilla posible que indique qué debe cumplirdicha estudiante para poder matricularse.8. Simplificar la siguiente función lógica, utilizando diagramas de Karnaugh:F(A, B, C, D, E) = ∏ (0, 2, 4, 6, 8, 10, 12, 14, 16, 19, 22,25, 28, 31)9. Diseñar un sumador completo de números en binario natural de un bit apartir de dos semisumadores de un bit y una puerta lógica.10. Realizar un circuito lógico que tenga por entrada un número en códigoGray de 4 bits, y por salida el correspondiente binario. Hacer lo mismopara la situación contraria (entrada en binario de 4 bits y salida en Gray).Implementar ambos circuitos utilizando puertas X-OR.11. Se utiliza verificación de paridad impar con números de 8 bits que se envíande un procesador a otro. El bit de paridad se agrega al extremo derecho decada número. Se envía la combinación 110100101.Supongamos cuatro casos diferentes: la combinación enviada se recibe como110100100, 110100101, 100100101, o bien como 100100100.Para cada uno de los cuatro casos, responder a las si guientes preguntas:¿Ocurrió un error en la transmisión?¿Detectó un error el sistema de verificación de paridad?Si no utilizáramos la verificación de paridad, enviando únicamente los8 bits, ¿habría operado el procesador de destino con información incorrecta?

CircuitosCombinacionales1. Diseñar un circuito con cuatro entradas (X,Y,Z,V) y dos salidas (F,G), lomás sencillo posible, cuyo funcionamiento quede descrito por las siguientescondiciones:Si XY = 00, entonces F = Z y G = VSi XY = 01, entonces F = 0 y G = Z OR VSi XY = 10, entonces F = Z AND V y G = 0Si XY = 11, entonces F = G = 12. Dadas las siguientes funciones:F 1 = A · C · D + A · D + B · D + A · B ++ B · D + A · B · C + A · B · DF 2 = A ·C + B ·C ·D + A ·C ·D + B ·C ·D + A ·C ·D ++ A · B · D + A · B · C + A · B · C + A · B · D + A · CMinimizar dichas funciones utilizando diagramas de Karnaugh.Implementar ambas funciones utilizando 2 puertas X-OR, y un sólochip de 4 puertas NAND de 2 entradas.Hallar la expresión algebraica de F 3 = F 1 +F 2 . Simplificarla utilizandolas propiedades del álgebra de Boole.Una puerta X-OR puede implementarse con un chip como el anterior(4 puertas NAND de 2 entradas). Demostrarlo.Implementar una puerta X-NOR con las mínimas puertas NOR de 2entradas.Implementar F 3 con el anterior chip (4 puertas NAND de 2 entradas)y una puerta NAND de 3 entradas.

83. Se desea poder encender y apagar una lámpara desde 3 interruptores diferentes.Cuando los 3 interruptores estén en la posición que llamaremos 0,la lámpara estará apagada. Cada vez que se acciona un interruptor, debecambiar el estado de la lámpara. Implementar un circuito combinacionalpara controlar el estado de la lámpara, cuyas entradas sean los estados delos interruptores. Utilizar el menor número de puertas lógicas posibles.4. Diseñar un circuito digital que sea capaz de detectar temperaturas comprendidasentre T 1 y T 2 por un lado, y entre T 3 y T 4 por otro lado, dondeT 1 < T 2 < T 3 < T 4 . El sistema toma información de 4 sensores térmicoscapaces de detectar si la temperatura es mayor que T 1 , T 2 , T 3 y T 4 respectivamente.Implementar el circuito utilizando puertas NAND. Volver a implementarloutilizando puertas NOR.Diseñar ahora un circuito capaz de detectar errores en los sensores del sistemadescrito. Implentarlo en dos niveles AND-OR y OR-AND.5. Un circuito lógico tiene 5 entradas y 1 salida. Cuatro de las entradas A,B,Cy D representan un dígito decimal escrito en código BCD. La quinta entradaE es de control. Cuando el control esté en 0 lógico, la salida será 0 si elnúmero decimal es par y 1 si el número decimal es impar. Cuando el controlesté en 1 lógico, la salida será 0 cuando la entrada sea múltiplo de 3 y 1cuando no lo sea. Diseñar dicho circuito.6. En un registro de 4 bits cuyas salidas están disponibles al exterior, se almacenainformación en código BCD.Realizar la tabla de verdad de un circuito lógico que detecte si elnúmero contenido en el registro es mayor que 7 o menor que 3.Función lógica que se obtiene a partir de la tabla realizada en el apartadoanterior.Implementar el circuito con puertas NAND.Implementar el circuito con puertas NOR.

97. Se desea transmitir información codificada en binario (palabras de 4 bits)entre dos lugares alejados físicamente. Para proteger al sistema frente aposibles errores en la transmisión se desea añadir un bit de paridad par.Diseñar el circuito lógico que genere dicha paridad e implementarlocon puertas X-OR.Diseñar el circuito lógico que detecte la paridad de la información enviada,para conocer posibles errores en la transmisión. Utilizar igualmentepuertas X-OR para su implementación.8. A partir de los cronogramas de la figura, correspondientes a las entradasA, B, C y la salida F de un circuito lógico, determinar una de sus posiblesestructuras de puertas.ABCABCCircuitoDigitalFF9. Implementar la siguiente función lógica, de modo que no aparezcan fenómenosaleatorios:F(A, B, C, D, E) = ∏ (0, 2, 4, 6, 8, 10, 12, 14, 16, 19, 22,25, 28, 31)10. Implementar mediante puertas lógicas un conversor de código. El código departida será un código Gray de 3 bits. El código final será el de un displayde 7 segmentos.Realizar ahora otro conversor de código similar al anterior, pero ahora elcódigo de partida será el Johnson de 4 bits.

1011. Sea un sistema digital que dispone de 16 líneas de petición de servicio activasen baja. Diseñar un circuito que nos muestre a través de dos displays elnúmero de la línea de petición de servicio de mayor prioridad activa encada instante. Si no hay ninguna línea activa, no mostrará nada. Hacer eldiseño con dos codificadores de prioridad ’148, dos conversores de código’48 y dos displays. Utilizar las puertas que sean necesarias.12. Diseñar un multiplexor de 16 canales a partir de dos multiplexores ’151,y las puertas lógicas necesarias. El multiplexor de 16 canales dispondrá deuna entrada de habilitación activa en baja.13. Sea la función lógica de 4 variablesf(a, b, c, d) = ∑ (0, 2, 4, 5, 6, 11, 12, 14)Implementar esta función utilizando un multiplexor ’151 y un inversor.14. Se dispone de dos sensores de temperatura S 1 y S 2 . El sensor S 1 permaneceactivo mientras la temperatura sea mayor que 20 ◦ C y el sensor S 2permanece activo mientras la temperatura sea mayor que 25 ◦ C (ambossensores se activan en alta). También se dispone de dos ventiladores V A yV B controlados por sendos interruptores I A e I B que se activan en alta.Se desea controlar la activación de ambos ventiladores siguiendo las siguientesreglas:Cuando se superen los 20 ◦ C, se debe encender un ventilador, y cuandose superen los 25 ◦ C, se han de encender los dos ventiladores (siempreque sea posible).Un ventilador sólo se puede activar si su interruptor está activado.En caso de duda se activará el ventilador A.En caso de fallo en los sensores de temperatura, no se encenderá ningúnventilador.Los ventiladores se activan en alta.Diseñar el circuito lógico que controle la activación de los ventiladores utilizandoexclusivamente un multiplexor ’151 y una puerta lógica.

1115. Diseñar un circuito que nos muestre el valor absoluto en binario natural denúmeros de 4 bits en complemento a dos. Utilizar 2 combinacionales integrados(los que se deseen, pero un máximo de 2) y los inversores necesarios.16. En la siguiente figura aparece un cruce entre dos carreteras. Se colocansensores a lo largo de todos los carriles (A,B,C,D) para detectar la presenciade coches. La salida de los sensores es 0 cuando no pasa ningún coche y 1cuando pasa un coche delante de ellos. Para controlar el tráfico, se colocandos semáforos, en las direcciones N-S y E-O, como puede verse en la figura.Diseñar un circuito que controle los semáforos de la siguiente forma:AONESDCBEl semáforo verde corresponderá a la dirección que contenga más carrilesocupados.En caso de que ambas direcciones tengan el mismo número de carrilesocupados, tendrá preferencia la dirección E-O.Implementar el circuito utilizando exclusivamente un multiplexor ’151.17. Utilizando un decodificador ’138 y un multiplexor ’151, diseñar un circuitoque permita detectar la identidad de 2 palabras de 3 bits.18. Se dispone de dos circuitos integrados. El primero de ellos contiene dossumadores completos de 2 bits, y el segundo es un multiplexor ’151. Utilizandolos 2 circuitos anteriores y los inversores que se necesiten, diseñar uncircuito capaz de detectar la presencia de 3 y sólo 3 bits a 1 en palabras de6 bits en paralelo.

1219. Diseñar un circuito que realice la suma del número A de 4 bits (A 3 A 2 A 1 A 0 )con el mayor de los dos números B (B 3 B 2 B 1 B 0 ) y C (C 3 C 2 C 1 C 0 ). Los 3números están codificados en binario natural. Si los números B y C soniguales, el resultado ha de ser igual al número A. Utilizar para el montajelos circuitos combinacionales integrados que sean necesarios.20. Diseñar:Un circuito sumador-restador de números de 4 bits en complemento a2. Utilizar para ello un circuito sumador ’83 y las puertas X-OR quesean necesarias.Un detector de rebasamiento para el sumador-restador del anteriorapartado.Un sumador-restador de 7 bits con detector de rebasamiento.21. Diseñar un sumador aritmético en código BCD para números positivos deuna cifra a partir de dos sumadores integrados ’83 y las puertas lógicasnecesarias. Generalizarlo para sumar números BCD de más de una cifra.22. Utilizando las puertas AND necesarias y sumadores completos de 4 bits,diseñar un circuito digital que permita realizar el producto de 2 númerosen binario natural de 4 bits.23. Diseñar un multiplexor de 64 canales de entrada a partir de 8 multiplexores’151 y de un decodificador ’138.24. Construir un decodificador de 6 líneas de entrada de dirección y 64 líneasde salida a partir de 9 decodificadores ’138.25. Se desea realizar un circuito que nos indique el momento y el tipo de campanadasque debe dar un reloj (no el número). Las campanadas son de 3tipos: cuartos, medias y enteras. Para hacer esto, se dispone de los minutosen un código BCD natural. Como salida debemos tener 3 bits (A,B,C), tal

13que las únicas combinaciones que pueden darse en la salida y su significadoaparecen en la siguiente tabla:A B C Significado0 0 0 No ha de sonar1 0 0 Tipo horas enteras0 1 0 Tipo medias horas0 0 1 Tipo cuartosDiseñar el circuito utilizando el número mínimo de comparadores ’85 y depuertas lógicas.26. Se dispone de 2 termómetros digitales A y B. Cada uno de ellos entregauna señal binaria de 4 bits (en binario natural). Los dos termómetros nosiempre dan la misma temperatura, por lo que interesa diseñar un circuitoque realice 4 funciones según dos señales de control G 1 y G 0 , tal y comoaparece en la siguiente tabla:G 1 G 0 Función0 0 Media redondeada por defecto0 1 Temperatura de A1 0 Temperatura de B1 1 Media redondeada por excesoSe dispone para el diseño de un sumador integrado ’83, 2 multiplexores ’157y las puertas lógicas necesarias.

CircuitosSecuenciales1. Dadas las siguientes señales, dibujar la salida correspondiente a cada caso:J-K (Clk es la señal de habilitación).Las señales se introducen en un flip-flop J-K maestro-esclavo.Las señales se introducen en un flip-flop J-K activado por flanco (enel flanco positivo).Nota: Suponer que en t = 0, Q = 0.ClkJK

162. Analizar el circuito de la figura y dibujar el diagrama de niveles lógicos porlos que van pasando las salidas A, B y C, a medida que van llegando losimpulsos de reloj en los dos siguientes casos:Inicialmente A=B=C=0.Inicialmente A=B=1 y C=X.3. Se dispone de una señal digital periódica C, de período T. A partir dedicha señal, y en sincronismo con sus flancos de subida, se necesita generarotra señal cuyo período y cuyo ancho de impulso deben ser seleccionablesmediante 2 señales de control C 0 y C 1 , tal y como se indica en la tablaadjunta. Diseñar un circuito lógico capaz de generarlas.Controles Características de la señalC 0 C 1 Ancho de impulso Período0 0 No se genera impulso0 1 T 2T1 0 2T 3T1 1 3T 4T4. Diseñar un divisor de frecuencia por 3 síncrono, utilizando flip-flops J-Kactivados por el flanco negativo.5. Los números entre 0 y 3, expresados en binario natural, se transmiten enserie por una línea de datos Y. Primero se transmite el bit más significativo,y la transmisión está sincronizada con una señal de reloj.

17Se desea diseñar un circuito secuencial tal que la salida Z nos entregue un 1durante el tiempo del segundo bit si la combinación que llegó a través de Yfue 0 ó 3, permaneciendo el resto del tiempo a 0. Además, el circuito debecontar con otra entrada X que es la única capaz de inicializar el sistema:X=1 provoca el paso al estado inicial y en ese estado queda el sistema hastaque X=0. En el momento en el que X pase a valer 0, se tratará de nuevode detectar el 0 ó el 3. Siempre que X=1, Z valdrï¿ 1 2 0.6. Un circuito secuencial tiene 2 entradas (X 1 y X 2 ) y 2 salidas (Z 1 y Z 2 ). Lasentradas representan un número en binario natural N de 2 bits. Si el valorpresente de N es mayor que el valor inmediatamente anterior, entonces lasalida Z 1 se pone a 1. Si dicho valor es menor, Z 2 se pone a 1. En cualquierotro caso, Z 1 = Z 2 = 0. Suponer que el sistema se inicializó hace tiempo.Describir el diagrama de flujo del sistema como autómata de Mealy.¿Cuántos estados tendrá el circuito equivalente de Moore?Diseñar el circuito con flip-flops tipo D activados en el flanco negativode la señal de reloj.7. Diseñar un sistema secuencial capaz de detectar la secuencia 11010 en unalínea X de datos en serie sincronizados con una señal de reloj C.Con el mínimo número de flip-flops tipo D como autómata de Moore.Con el mínimo número de flip-flops J-K como autómata de Mealy.Con un registro de desplazamiento y las puertas lógicas necesariascomo autómata de Moore.Con un registro de desplazamiento y las puertas lógicas necesariascomo autómata de Mealy.8. Diseñar un sistema secuencial capaz de detectar la secuencia 111 basándoseen un registro de desplazamiento. Diseñarlo de las dos formas siguientes:Con solapamiento.Sin solapamiento.

189. Diseñar un dado electrónico utilizando un contador integrado ’161. Con unpulsador se simulará la tirada del dado, y el resultado deberá aparecer enun display de 7 segmentos.10. Diseñar un contador binario síncrono de módulo 16 utilizando flip-flops J-K activados por flanco. Generalizar el montaje para cualquier contador demódulo 2 n , con n entero.11. Demostrar que en los contadores asíncronos se cumple lo siguiente:Conexión de reloj Flanco activo de los flip-flops Sentido de cuentaQ Negativo AscendenteQ Positivo DescendenteQ Negativo DescendenteQ Positivo AscendenteNota: La conexión de reloj indica si la entrada de reloj de un flip-flop(excepto el primero) se conecta a la salida directa o complementada delflip-flop anterior.12. Se desea disponer de un contador asíncrono que cuente de 0 a 50. Utilizarpara su construcción flip-flops J-K activados por el flanco negativo con unaentrada asíncrona de reset y las puertas lógicas necesarias.13. Consideremos un contador de anillo de 4 bits cuya secuencia es la siguiente:Q 0 Q 1 Q 2 Q 3 = 1000 → 0100 → 0010 → 0001Demostrar que si por accidente el contador se encuentra en un estadodiferente a los cuatro permitidos, el contador se bloquea.A continuación se hace la siguiente modificación: se añade una puertalógica cuya salida es D 0 = Q 0 + Q 1 + Q 2 en vez de conectar directamenteD 0 a Q 3 . Demostrar que en este caso, si el contador abandonasu secuencia de conteo, no se bloquea.Modificar el circuito del anterior apartado si la secuencia de conteotiene un 0 que se desplaza en lugar de un 1.

1914. Diseñar un generador de secuencias que, a partir de una señal de reloj,produzca las señales S 1 a S 8 que aparecen representadas en la figura. Utilizarpara ello un contador integrado ’161, un decodificador integrado ’138 y laspuertas NAND que sean necesarias.RelojS 1S 2S 3S 4S 5S 6S 7S 815. Diseñar un contador en binario natural reversible de módulo 4 (partirá del00) utilizando un contador integrado ’161. Deberá tener dos entradas: unaentrada X nos dará el sentido de cuenta, y otra entrada Y podrá parar elcontador.16. Diseñe un circuito que implemente el diagrama de flujo mostrado, utilizandoun contador ’161 y las puertas lógicas necesarias.0E 1 1*D 100A0 11B 0 C 0 10

2017. ¿Cuál es la frecuencia máxima a la que puede funcionar un circuito secuencialsíncrono?18. Completar el diagrama de tiempos para el circuito de la figura.Obtener el diagrama de flujo.Nota: Suponer que inicialmente el flip-flop se encuentra en estado de set.RelojXXZQQTReloj19. Construir un registro que permita realizar las siguientes operaciones: escrituradesde un bus, lectura al mismo bus, complemento, incremento ypuesta a 0. Todas las operaciones deberán ser síncronas, salvo la de lectura.Implementar el registro con flip-flops J-K y la lógica que sea necesaria.20. Diseñar un registro de desplazamiento de 4 bits con tres señales de controlC 2 , C 1 y C 0 tales que:Si C 2 C 1 C 0 = 000, el registro se pone a 0 (reset).Si C 2 C 1 C 0 = 001, el registro se desplaza a la derecha.Si C 2 C 1 C 0 = 010, el registro mantiene la información.Si C 2 C 1 C 0 = 011, el registro desplaza cíclicamente (rotación) a la derecha.Si C 2 C 1 C 0 = 100, el registro desplaza a la izquierda.Si C 2 C 1 C 0 = 101, el registro carga información en paralelo.

21Si C 2 C 1 C 0 = 110, el registro desplaza cíclicamente (rotación) a la izquierda.Si C 2 C 1 C 0 = 111, el registro se pone a 1 (set).Todas estas operaciones deben realizarse en sincronismo con la señal dereloj. Efectuar el diseño utilizando flip-flops tipo D y los combinacionalesintegrados que sean necesarios.21. Diseñar un registro de 4 bits (A 3 A 2 A 1 A 0 ) que realice las operaciones quese muestran en la tabla, dependiendo del valor que tomen tres señales decontrol (C 2 C 1 C 0 ).C 2 C 1 C 0 Operación0 0 0 no operación0 0 1 resetear el contenido0 1 0 cargar en el registro el dato de entrada0 1 1 incrementar la palabra almacenada1 0 0 rotar la palabra almacenada. Ej. 1011⇒ 11011 0 1 desplazar bits a la derecha colocando un 0en el bit más significativo. Ej. 1011⇒ 0101Todas las operaciones deben ser síncronas. Utilizar un contador ’161, unmultiplexor ’157 y las mínimas puertas lógicas necesarias.