22.01.2015 Views

Transparencias Tema 2 - Departamento de Electricidad y Electrónica

Transparencias Tema 2 - Departamento de Electricidad y Electrónica

Transparencias Tema 2 - Departamento de Electricidad y Electrónica

SHOW MORE
SHOW LESS

You also want an ePaper? Increase the reach of your titles

YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.

TEMA 2: CIRCUITOS<br />

COMBINACIONALES<br />

2.1.- Introducción.<br />

2.2.- Análisis y síntesis AND-OR.<br />

2.3.- Análisis y síntesis NAND-NOR.<br />

2.4.- Fenómenos aleatorios.


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.1.- Introducción<br />

VARIABLES LÓGICAS EN ELECTRÓNICA DIGITAL<br />

La implementación física <strong>de</strong> los circuitos digitales requiere la asignación <strong>de</strong> una<br />

magnitud física a los dos valores lógicos “0” y “1”. En Electrónica Digital se utiliza la<br />

tensión eléctrica para representar variables lógicas.<br />

Se pue<strong>de</strong> <strong>de</strong>finir una variable lógica A utilizando la tensión eléctrica V eligiendo un valor<br />

concreto <strong>de</strong> tensión, V A , y consi<strong>de</strong>rando que:<br />

Si V ≥ V A ⇒ A = T = 1<br />

Si V < V A ⇒ A = F = 0<br />

En la práctica es complicado mantener la tensión en un valor fijo. Por ello, y para<br />

evitar problemas <strong>de</strong>bidos a la superposición <strong>de</strong> ruido, para <strong>de</strong>finir una variable lógica<br />

se utilizan dos tensiones concretas distintas, V A y V B . La mayor <strong>de</strong> ellas <strong>de</strong>fine el<br />

nivel <strong>de</strong> tensión <strong>de</strong> alta (H) y la menor el nivel <strong>de</strong> tensión <strong>de</strong> baja (L):<br />

H<br />

L<br />

V<br />

V A<br />

V B<br />

A=T=1<br />

A=F=0<br />

Lógica<br />

positiva<br />

H<br />

L<br />

V<br />

V A<br />

V B<br />

V<br />

V A<br />

A=T=1<br />

A=F=0<br />

A=F=0<br />

A=T=1<br />

Lógica<br />

negativa


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.1.- Introducción<br />

DEFINICIÓN DE CIRCUITO COMBINACIONAL<br />

Un circuito combinacional es la implementación electrónica <strong>de</strong> una función lógica.<br />

Ejemplo:<br />

Función lógica:<br />

Circuito combinacional:<br />

AB C<br />

Z<br />

AB C<br />

Z<br />

0 0 0<br />

0 0 1<br />

0 1 0<br />

0 1 1<br />

1 0 0<br />

1 0 1<br />

1 1 0<br />

1 1 1<br />

1<br />

0<br />

0<br />

1<br />

0<br />

1<br />

1<br />

1<br />

Lógica<br />

positiva<br />

L<br />

L<br />

L<br />

L<br />

H<br />

H<br />

H<br />

H<br />

L<br />

L<br />

H<br />

H<br />

L<br />

L<br />

H<br />

H<br />

L<br />

H<br />

L<br />

H<br />

L<br />

H<br />

L<br />

H<br />

H<br />

L<br />

L<br />

H<br />

L<br />

H<br />

H<br />

H<br />

Entradas<br />

A<br />

B<br />

C<br />

CIRCUITO<br />

COMBINACIONAL<br />

Salida<br />

Z<br />

Estos circuitos se <strong>de</strong>nominan combinacionales porque el estado <strong>de</strong> sus salidas sólo<br />

<strong>de</strong>pen<strong>de</strong> <strong>de</strong> la combinación concreta <strong>de</strong> los valores <strong>de</strong> tensión aplicados a sus<br />

entradas. La variable tiempo no influye en su comportamiento.


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.1.- Introducción<br />

PUERTAS LÓGICAS<br />

Las puertas lógicas son circuitos combinacionales que realizan funciones<br />

lógicas sencillas. Se representan mediante ciertos símbolos gráficos:<br />

Puerta NOT o Inversor:<br />

A<br />

Puerta OR:<br />

A<br />

B<br />

Puerta XOR:<br />

A<br />

B<br />

A<br />

A+B<br />

A⊕B<br />

Puerta AND:<br />

A<br />

B<br />

Puerta NAND:<br />

A<br />

B<br />

C<br />

Puerta XNOR:<br />

A<br />

B<br />

AB<br />

ABC<br />

A⊗B<br />

A<br />

B<br />

A<br />

B<br />

A<br />

B<br />

C<br />

Puerta NOR:<br />

A<br />

B<br />

C<br />

ABC<br />

A+B+C<br />

A⊕B=A⊗B<br />

A⊕B=A⊗B


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.1.- Introducción<br />

CIRCUITOS INTEGRADOS DE PUERTAS LÓGICAS<br />

Los circuitos electrónicos que constituyen las puertas lógicas se fabrican integrados en<br />

chips <strong>de</strong> silicio. Se trata <strong>de</strong> circuitos <strong>de</strong> escala <strong>de</strong> integración pequeña (SSI, Small Scale<br />

Integration). Cada uno <strong>de</strong> ellos se i<strong>de</strong>ntifica por un número que indica el or<strong>de</strong>n <strong>de</strong>ntro <strong>de</strong>l<br />

catálogo <strong>de</strong> circuitos integrados. Ejemplos:<br />

00<br />

02<br />

04<br />

08<br />

10<br />

1<br />

14 V CC 1<br />

14<br />

V CC 1<br />

14<br />

V CC 1<br />

14<br />

V CC 1<br />

14<br />

V CC<br />

2<br />

13<br />

2<br />

13<br />

2<br />

13<br />

2<br />

13<br />

2<br />

13<br />

3<br />

12<br />

3<br />

12<br />

3<br />

12<br />

3<br />

12<br />

3<br />

12<br />

4<br />

11<br />

4<br />

11<br />

4<br />

11<br />

4<br />

11<br />

4<br />

11<br />

5<br />

10<br />

5<br />

10<br />

5<br />

10<br />

5<br />

10<br />

5<br />

10<br />

6<br />

9<br />

6<br />

9<br />

6<br />

9<br />

6<br />

9<br />

6<br />

9<br />

GND<br />

7<br />

8<br />

GND<br />

7<br />

8<br />

GND<br />

7<br />

8<br />

GND<br />

7<br />

8<br />

GND<br />

7<br />

8<br />

11<br />

20<br />

27<br />

32<br />

86<br />

1<br />

14<br />

V CC 1<br />

14<br />

V CC 1<br />

14<br />

V CC 1<br />

14<br />

V CC 1<br />

14<br />

V CC<br />

2<br />

13<br />

2<br />

13<br />

2<br />

13<br />

2<br />

13<br />

2<br />

13<br />

3<br />

12<br />

3<br />

12<br />

3<br />

12<br />

3<br />

12<br />

3<br />

12<br />

4<br />

11<br />

4<br />

11<br />

4<br />

11<br />

4<br />

11<br />

4<br />

11<br />

5<br />

10<br />

5<br />

10<br />

5<br />

10<br />

5<br />

10<br />

5<br />

10<br />

6<br />

9<br />

6<br />

9<br />

6<br />

9<br />

6<br />

9<br />

6<br />

9<br />

GND<br />

7<br />

8<br />

GND<br />

7<br />

8<br />

GND<br />

7<br />

8<br />

GND<br />

7<br />

8<br />

GND<br />

7<br />

8


TEMA 2: CIRCUITOS<br />

COMBINACIONALES<br />

2.1.- Introducción.<br />

2.2.- Análisis y síntesis AND-OR.<br />

2.3.- Análisis y síntesis NAND-NOR.<br />

2.4.- Fenómenos aleatorios.


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.2.- Análisis y síntesis AND-OR<br />

PROCESO DE SÍNTESIS<br />

El proceso <strong>de</strong> diseño <strong>de</strong> los circuitos combinacionales consta <strong>de</strong> las siguientes<br />

etapas:<br />

1ª) A partir <strong>de</strong> las especificaciones <strong>de</strong> funcionamiento <strong>de</strong>l circuito, se plantea la<br />

tabla <strong>de</strong> verdad <strong>de</strong> la función lógica asociada.<br />

2ª)<br />

3ª)<br />

Se simplifica la función mediante el correspondiente diagrama <strong>de</strong> Karnaugh.<br />

En principio, hay que hallar ambas expresiones mínimas, la <strong>de</strong> suma <strong>de</strong><br />

productos y la <strong>de</strong> producto <strong>de</strong> sumas, y quedarse con la que menos términos<br />

tenga. A igualdad <strong>de</strong> términos, se tomará la <strong>de</strong> menor número <strong>de</strong> variables<br />

por término. Este criterio asegura que el coste <strong>de</strong>l circuito sea el mínimo.<br />

El esquema electrónico <strong>de</strong>l circuito combinacional se obtiene al sustituir en la<br />

expresión lógica mínima cada operación básica (AND, OR y NOT) por el<br />

símbolo <strong>de</strong> la puerta lógica correspondiente. Dicho esquema electrónico<br />

recibe el nombre <strong>de</strong> diagrama lógico.<br />

PROCESO DE ANÁLISIS<br />

Se sustituye en el diagrama lógico cada símbolo <strong>de</strong> puerta lógica por la<br />

operación básica correspondiente. Con ello se obtiene la expresión lógica<br />

asociada al circuito y a partir <strong>de</strong> ella la tabla <strong>de</strong> verdad <strong>de</strong>l mismo.


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.2.- Análisis y síntesis AND-OR<br />

EJEMPLO DE SÍNTESIS<br />

Especificaciones:<br />

Diseñar un circuito combinacional que ponga en alta su salida Z sólo cuando dos <strong>de</strong><br />

sus tres entradas A, B, y C lo estén.<br />

Funcionamiento:<br />

A B C<br />

L<br />

L<br />

L<br />

L<br />

H<br />

H<br />

H<br />

H<br />

L<br />

L<br />

H<br />

H<br />

L<br />

L<br />

H<br />

H<br />

L<br />

H<br />

L<br />

H<br />

L<br />

H<br />

L<br />

H<br />

Z<br />

L<br />

L<br />

L<br />

H<br />

L<br />

H<br />

H<br />

L<br />

Lógica<br />

positiva<br />

Tabla <strong>de</strong> verdad:<br />

A B C<br />

De las dos expresiones, la más sencilla es la<br />

<strong>de</strong> suma <strong>de</strong> productos, pues tiene un<br />

término menos.<br />

0<br />

0<br />

0<br />

0<br />

1<br />

1<br />

1<br />

1<br />

0<br />

0<br />

1<br />

1<br />

0<br />

0<br />

1<br />

1<br />

0<br />

1<br />

0<br />

1<br />

0<br />

1<br />

0<br />

1<br />

Z<br />

0<br />

0<br />

0<br />

1<br />

0<br />

1<br />

1<br />

0<br />

Simplificación:<br />

AB<br />

C<br />

0<br />

1<br />

AB<br />

C<br />

0<br />

1<br />

00 01 11 10<br />

1<br />

1<br />

1<br />

Z = ABC + ABC + ABC<br />

00 01 11 10<br />

0<br />

0<br />

0 0<br />

Z = (A+B)(A+C)(A+B+C)(B+C)<br />

0


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.2.- Análisis y síntesis AND-OR<br />

Combinacional como suma <strong>de</strong> productos:<br />

Z = ABC + ABC + ABC<br />

EJEMPLO DE SÍNTESIS<br />

Combinacional como producto <strong>de</strong> sumas:<br />

Z = (A+B)(A+C)(A+B+C)(B+C)<br />

A<br />

B<br />

C<br />

A<br />

B<br />

C<br />

Z<br />

Estructura <strong>de</strong> 2 niveles AND-OR<br />

Z<br />

Estructura <strong>de</strong> 2 niveles OR-AND


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.2.- Análisis y síntesis AND-OR<br />

EJEMPLO DE SÍNTESIS<br />

Una vez diseñado el combinacional, se pue<strong>de</strong> implementar físicamente<br />

en una placa <strong>de</strong> circuito impreso. Se toman los integrados <strong>de</strong> puertas<br />

necesarios y se sueldan sobre la placa en la que previamente se han<br />

<strong>de</strong>finido las conexiones eléctricas que tiene que haber entre ellos.<br />

A<br />

B<br />

C<br />

Vcc<br />

04<br />

11<br />

32<br />

Z<br />

A<br />

1<br />

14<br />

1<br />

14<br />

1<br />

14<br />

2<br />

13<br />

2<br />

13<br />

2<br />

13<br />

B<br />

3<br />

12<br />

3<br />

12<br />

3<br />

12<br />

4<br />

11<br />

4<br />

11<br />

4<br />

11<br />

C<br />

5<br />

10<br />

5<br />

10<br />

5<br />

10<br />

6<br />

9<br />

6<br />

9<br />

6<br />

9<br />

7<br />

8<br />

7<br />

8<br />

7<br />

8<br />

GND<br />

PLACA DE<br />

CIRCUITO IMPRESO<br />

Z


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.2.- Análisis y síntesis AND-OR<br />

Ejemplo 1:<br />

A<br />

B<br />

C<br />

Z<br />

EJEMPLO DE ANÁLISIS<br />

Z = ABC + ABC + ABC<br />

ABC: 0 1 1 1 1 0 1 0 1<br />

Z será 1 cuando alguno <strong>de</strong> sus<br />

productos lo sea, y 0 en caso<br />

contrario.<br />

A B C<br />

0<br />

0<br />

0<br />

0<br />

1<br />

1<br />

1<br />

1<br />

0<br />

0<br />

1<br />

1<br />

0<br />

0<br />

1<br />

1<br />

0<br />

1<br />

0<br />

1<br />

0<br />

1<br />

0<br />

1<br />

Z<br />

0<br />

0<br />

0<br />

1<br />

0<br />

1<br />

1<br />

0<br />

Ejemplo 2:<br />

A<br />

B<br />

C<br />

Z<br />

Z = (A+B)(A+C)(A+B+C)(B+C)<br />

ABC: 0 0<br />

* 0 * 0 1 1 1 0 0<br />

*<br />

Z será 0 cuando alguno <strong>de</strong> sus<br />

sumandos lo sea, y 1 en caso<br />

contrario.<br />

A B C<br />

0<br />

0<br />

0<br />

0<br />

1<br />

1<br />

1<br />

1<br />

0<br />

0<br />

1<br />

1<br />

0<br />

0<br />

1<br />

1<br />

0<br />

1<br />

0<br />

1<br />

0<br />

1<br />

0<br />

1<br />

Z<br />

0<br />

0<br />

0<br />

1<br />

0<br />

1<br />

1<br />

0


TEMA 2: CIRCUITOS<br />

COMBINACIONALES<br />

2.1.- Introducción.<br />

2.2.- Análisis y síntesis AND-OR.<br />

2.3.- Análisis y síntesis NAND-NOR.<br />

2.4.- Fenómenos aleatorios.


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.3.- Análisis y síntesis NAND-NOR<br />

COMBINACIONALES CON PUERTAS NAND<br />

Para implementar un circuito combinacional utilizando sólo puertas NAND hay<br />

que simplificar la función lógica asociada como suma <strong>de</strong> productos,<br />

complementar dos veces y aplicar De Morgan.<br />

Ejemplo:<br />

A B C<br />

0<br />

0<br />

0<br />

0<br />

1<br />

1<br />

1<br />

1<br />

0<br />

0<br />

1<br />

1<br />

0<br />

0<br />

1<br />

1<br />

0<br />

1<br />

0<br />

1<br />

0<br />

1<br />

0<br />

1<br />

Z<br />

1<br />

0<br />

1<br />

1<br />

0<br />

1<br />

0<br />

0<br />

AB<br />

C<br />

0<br />

1<br />

00 01 11 10<br />

1 1<br />

1 1<br />

Z = AC + AB + ABC<br />

Z = AC + AB + ABC =<br />

= (AC)(AB)(ABC)<br />

A<br />

B<br />

C<br />

Los inversores también pue<strong>de</strong>n sustituirse<br />

por puertas NAND:<br />

A<br />

A<br />

Z<br />

Estructura <strong>de</strong> 2 niveles NAND


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.3.- Análisis y síntesis NAND-NOR<br />

COMBINACIONALES CON PUERTAS NOR<br />

Para implementar un circuito combinacional utilizando sólo puertas NOR hay que<br />

simplificar la función lógica asociada como producto <strong>de</strong> sumas, complementar<br />

dos veces y aplicar De Morgan.<br />

Ejemplo:<br />

A B C<br />

0<br />

0<br />

0<br />

0<br />

1<br />

1<br />

1<br />

1<br />

0<br />

0<br />

1<br />

1<br />

0<br />

0<br />

1<br />

1<br />

0<br />

1<br />

0<br />

1<br />

0<br />

1<br />

0<br />

1<br />

Z<br />

0<br />

0<br />

0<br />

0<br />

1<br />

0<br />

0<br />

1<br />

AB<br />

C<br />

0<br />

1<br />

00 01 11 10<br />

0 0<br />

0<br />

0<br />

0 0<br />

Z = A (B+C) (B+C)<br />

Z = A (B+C) (B+C) =<br />

= A+(B+C)+(B+C)<br />

A<br />

B<br />

C<br />

Los inversores también pue<strong>de</strong>n sustituirse<br />

por puertas NOR:<br />

A<br />

A<br />

Z<br />

Estructura <strong>de</strong> 2 niveles NOR


TEMA 2: CIRCUITOS<br />

COMBINACIONALES<br />

2.1.- Introducción.<br />

2.2.- Análisis y síntesis AND-OR.<br />

2.3.- Análisis y síntesis NAND-NOR.<br />

2.4.- Fenómenos aleatorios.


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.4.- Fenómenos aleatorios<br />

RETARDOS DE PROPAGACIÓN<br />

Las puertas lógicas son circuitos constituidos por dispositivos electrónicos (diodos,<br />

transistores bipolares, transistores MOS) que funcionan en dos posibles estados: corte y<br />

conducción. En estos dispositivos, el paso <strong>de</strong> conducción a corte y viceversa no es<br />

instantáneo, <strong>de</strong> tal forma que siempre existirá un retardo en la respuesta <strong>de</strong> la puerta,<br />

<strong>de</strong>nominado retardo <strong>de</strong> propagación (propagation <strong>de</strong>lay, t PD ).<br />

Ejemplo:<br />

Representaremos en un diagrama<br />

<strong>de</strong> secuencias (V en función <strong>de</strong> t) lo<br />

que ocurre cuando se introduce un<br />

pulso por la entrada <strong>de</strong> un inversor:<br />

A<br />

A<br />

A<br />

A<br />

En general, el retardo <strong>de</strong> propagación <strong>de</strong> un circuito combinacional se <strong>de</strong>fine como el<br />

tiempo que transcurre <strong>de</strong>s<strong>de</strong> que cambia una <strong>de</strong> sus entradas hasta que ese cambio se ve<br />

reflejado en su salida.<br />

Los retardos <strong>de</strong> propagación son los responsables <strong>de</strong> que en las salidas <strong>de</strong> los circuitos<br />

combinacionales aparezcan en ocasiones ciertos efectos transitorios que reciben el nombre<br />

<strong>de</strong> fenómenos aleatorios:<br />

Estáticos<br />

De tipo 0<br />

Fenómenos<br />

De tipo 1<br />

aleatorios<br />

Dinámicos<br />

t PD<br />

t PD


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.4.- Fenómenos aleatorios<br />

FENÓMENOS ALEATORIOS ESTÁTICOS DE TIPO 0<br />

Se producen cuando al cambiar <strong>de</strong> estado una entrada <strong>de</strong> un circuito combinacional, su<br />

salida <strong>de</strong>be permanecer en estado 1, pero sin embargo pasa transitoriamente por 0.<br />

Sea Z = Z(A,B,C,D,E,…) la función lógica asociada al circuito combinacional. Si es una suma<br />

<strong>de</strong> productos, y existe una combinación concreta X 0 <strong>de</strong> todas las variables excepto la A tal que<br />

Z(0,X 0 ) = Z(1,X 0 ) = 1, entonces el circuito presenta un fenómeno aleatorio estático <strong>de</strong> tipo 0.<br />

Demostración:<br />

Designaremos por X al conjunto <strong>de</strong> todas las variables <strong>de</strong> entrada excepto la A. Vimos que:<br />

Z(A,B,C,D,E,…) = Z(A,X) = A·Z(1,X) + A·Z(0,X)<br />

Para la combinación concreta <strong>de</strong> valores X 0 se tendrá que:<br />

Z(A,X 0 ) = A·Z(1,X 0 ) + A·Z(0,X 0 ) = A·1 + A·1 = A+A<br />

Si existe un retardo <strong>de</strong> propagación entre las conmutaciones <strong>de</strong> A y A:<br />

Para eliminar el fenómeno aleatorio<br />

A<br />

hay que añadir a la función un<br />

sumando que tome el valor 1 sólo<br />

A t cuando se presenta dicho fenómeno:<br />

PD<br />

t PD<br />

Z(1,X)·Z(0,X)<br />

Z(A,X 0 )<br />

Es precisamente el término que<br />

cubre la adyacencia entre A·Z(1,X) y<br />

Fenómeno aleatorio estático <strong>de</strong> tipo 0 A·Z(0,X).


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.4.- Fenómenos aleatorios<br />

FENÓMENOS ALEATORIOS ESTÁTICOS DE TIPO 0<br />

Sea Z(A,B,C) = (1,3,6,7)<br />

AB<br />

C<br />

0<br />

1<br />

00 01 11 10<br />

1<br />

1<br />

1 1<br />

Σ<br />

AB<br />

BC<br />

AC<br />

A C<br />

B<br />

EJEMPLO<br />

Z = AB + AC<br />

G 1<br />

G 2<br />

G 3<br />

Z<br />

Para B = C = 1:<br />

Z(A,1,1) = A+A<br />

⇒<br />

Fenómeno aleatorio<br />

estático <strong>de</strong> tipo 0<br />

Supongamos que B=C=1 y que A pasa <strong>de</strong> 1 a 0,<br />

con t PD,NOT = 1 ns y t PD,AND = t PD,OR = 2 ns:<br />

A<br />

G 1 =A<br />

G 2 =G 1·C=G 1·1<br />

G 3 =AB=A·1<br />

1 ns<br />

Para eliminar el fenómeno aleatorio, hay<br />

que añadir el sumando BC, que cubre la<br />

adyacencia entre los términos AB y AC:<br />

C<br />

A<br />

B<br />

Z = AB + AC<br />

+ BC<br />

Z<br />

Z(A,1,1)=G 2 +G 3<br />

Fenómeno aleatorio estático <strong>de</strong> tipo 0


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.4.- Fenómenos aleatorios<br />

FENÓMENOS ALEATORIOS ESTÁTICOS DE TIPO 1<br />

Se producen cuando al cambiar <strong>de</strong> estado una entrada <strong>de</strong> un circuito combinacional, su<br />

salida <strong>de</strong>be permanecer en estado 0, pero sin embargo pasa transitoriamente por 1.<br />

Sea Z = Z(A,B,C,D,E,…) la función lógica asociada al circuito combinacional. Si es un producto<br />

<strong>de</strong> sumas, y existe una combinación concreta X 0 <strong>de</strong> todas las variables excepto la A tal que<br />

Z(0,X 0 ) = Z(1,X 0 ) = 0, entonces el circuito presenta un fenómeno aleatorio estático <strong>de</strong> tipo 1.<br />

Demostración:<br />

Designaremos por X al conjunto <strong>de</strong> todas las variables <strong>de</strong> entrada excepto la A. Vimos que:<br />

Z(A,B,C,D,E,…) = Z(A,X) = [A+Z(0,X)]·[A+Z(1,X)]<br />

Para la combinación concreta <strong>de</strong> valores X 0 se tendrá que:<br />

Z(A,X 0 ) = [A+Z(0,X 0 )]·[A+Z(1,X 0 )] = (A+0)·(A+0) = A·A<br />

Si existe un retardo <strong>de</strong> propagación entre las conmutaciones <strong>de</strong> A y A:<br />

Para eliminar el fenómeno aleatorio<br />

A<br />

hay que añadir a la función un factor<br />

que tome el valor 0 sólo cuando se<br />

A t presenta dicho fenómeno:<br />

PD<br />

t PD<br />

Z(0,X)+Z(1,X)<br />

Z(A,X 0 )<br />

Es precisamente el término que<br />

cubre la adyacencia entre A+Z(0,X) y<br />

Fenómeno aleatorio estático <strong>de</strong> tipo 1 A+Z(1,X).


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.4.- Fenómenos aleatorios<br />

FENÓMENOS ALEATORIOS ESTÁTICOS DE TIPO 1<br />

EJEMPLO<br />

Z = (B+C)·(A+C)<br />

Sea Z(A,B,C) = Π(2,5,6,7)<br />

AB<br />

Para A = B = 1:<br />

C 00 01 11 10 A<br />

G 2<br />

Z(1,1,C) = C·C<br />

0 0 0 B+C<br />

G<br />

C<br />

1 Z<br />

A+B<br />

1 0 0<br />

A+C B<br />

G 3<br />

⇒<br />

Fenómeno aleatorio<br />

estático <strong>de</strong> tipo 1<br />

Supongamos que A=B=1 y que C pasa <strong>de</strong> 0 a 1,<br />

con t PD,NOT = 1 ns y t PD,AND = t PD,OR = 2 ns:<br />

C<br />

G 1 =C<br />

1 ns<br />

Para eliminar el fenómeno aleatorio, hay<br />

que añadir el factor A+B, que cubre la<br />

adyacencia entre los términos B+C y A+C:<br />

A<br />

Z = (B+C)·(A+C)·(A+B)<br />

G 2 =A+G 1 =0+G 1<br />

G 3 =B+C=0+C<br />

Z(1,1,C)=G 2·G 3<br />

Fenómeno aleatorio estático <strong>de</strong> tipo 1<br />

C<br />

B<br />

Z


TEMA 2: CIRCUITOS COMBINACIONALES<br />

2.4.- Fenómenos aleatorios<br />

FENÓMENOS ALEATORIOS DINÁMICOS<br />

Se producen cuando al cambiar <strong>de</strong> estado una entrada A <strong>de</strong> un circuito combinacional, su<br />

salida Z también cambia pero lo hace pasando por un régimen transitorio:<br />

A<br />

Z<br />

A<br />

Z<br />

Se dan cuando, para una combinación concreta X 0 <strong>de</strong> todas las variables excepto la A,<br />

Z(A,X 0 ) se reduce a expresiones <strong>de</strong>l tipo: A+A·A, A+A·A, A·(A+A), o A·(A+A).<br />

Ejemplo:<br />

A<br />

1 ns t PD,NOT = 1 ns<br />

A G<br />

t PD,AND = 2 ns<br />

2<br />

B G 5<br />

G 1 =A<br />

t PD,OR = 2 ns<br />

C<br />

G 2 =A+B=A+0<br />

G<br />

G 3<br />

Z<br />

1<br />

G 4<br />

G 3 =G 1 +C=G 1 +0<br />

D<br />

G 4 =G 1·D=G 1·1<br />

Z(A,B,C,D) = A·D + (A+B)·(A+C)<br />

G 5 =G 2·G 3<br />

Fenómeno<br />

Se tiene que: Z(A,0,0,1) = A+A·A<br />

aleatorio<br />

Z(A,0,0,1)=G 4 +G 5<br />

dinámico<br />

Para evitar los fenómenos aleatorios dinámicos basta con utilizar diseños <strong>de</strong> dos niveles <strong>de</strong><br />

puertas. De esta forma, a<strong>de</strong>más, el retardo <strong>de</strong> propagación total será el menor posible.<br />

A<br />

Z<br />

A<br />

Z

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!