AGRADECIMIENTOS

75
4. DESARROLLO DEL PROTOCOLO USB.
Se puede comparar el valor respondido con la configuración que se introduce
en el programa, 09 es la longitud del descriptor, 02 indica que es el de configuración,
20 00 la longitud total, en decimal 32, primero se envía el byte de menor peso, aunque
aquí ya está representado cada byte en el orden de su significado, siendo el 2 el de
mayor peso, byte a byte se establece en el orden que llega.
4.3.3 Módulos auxiliares
Hay cuatro pequeños módulos más en la implementación, T2, DSP_Z,
RAM_CTRL11_SYN y LPM_RAM_IO cuyas funciones se explican a continuación.
El T2 es un timer o clock que adapta el período de la señal de la placa al
período utilizado en el conjunto del modulo. Como para la transmisión USB se trabaja
a 12MHz y el clock de la placa lo hace a 24 Mhz, hay que dividir entre 2 su período, y
para ello se cambia el nivel del clock interno cada flanco de subida del clock general,
de este modo convertimos un período en medio.
El DSP_Z es un módulo encargado de dejar en alta impedancia las salidas
dirigidas al DSP_Z evitando que cuando este esté en uso, diferencias de nivel
sobrecalienten el chip.
LPM_RAM_IO es un módulo preconstruido que implementa una memoria RAM
lógica, y puede tener varias formas y usos en función de su configuración previa. Se
configura con los siguientes parámetros: LPM_WIDTH igual a 64 que será el buffer de
salida; LPM_WIDTHAD igual a ocho que será el tamaño del buffer que direcciona
todas las posibles celdas de 64 bits de la RAM; LPM_INDATA con valor REGISTERED
especifica que el valor de los datos de entrada deben fijarse en el bus por el inclock o
el outclock antes de realizar la operación; LPM_OUTDATA con valor REGISTERED
especifica que el valor de los datos de salida deben fijarse en el bus durante el flanco
de subida del outclock antes de aparecer en el buffer,;LPM_ADDRESS_CONTROL
con valor REGISTERED especifica que las señales we, memenab y address[ ] solo
tendrán efecto durante el flanco de subida del inclock, es decir, estos parámetros
colocan la RAM en un modo de funcionamiento síncrono. Es totalmente
desaconsejable tratar de utilizar la memoria en modo asíncrono pues el control del