AGRADECIMIENTOS
AGRADECIMIENTOS
AGRADECIMIENTOS
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
47<br />
4. DESARROLLO DEL PROTOCOLO USB.<br />
extremo de la conexión donde las líneas de datos se conectan a masa a través de<br />
unas resistencias.<br />
Se considera en el segundo estado, “powered”, cuando el dispositivo empieza<br />
a recibir Vbus a través del cable USB y se estabiliza, el host puede detectar el<br />
dispositivo antes de ser encendido.<br />
En la implementación se detecta este estado a partir de una señal de salida del<br />
chip regulada a 3,5 V, señal “vtrim”, que se activa cuando el chip comienza a recibir<br />
voltaje, y también puede ser aprovechada para autoalimentar el dispositivo si se<br />
conecta el jumper de la placa que aprovecharía el Vbus, aunque en principio se utiliza<br />
el mismo alimentador que el de la tarjeta gráfica.<br />
Una vez el dispositivo está “powered”, no puede responder a ninguna<br />
transacción en el bus hasta que reciba una señal de reset, momento en el que pasará<br />
al estado de “default”. En ese estado ya podrá responder a las request (peticiones) del<br />
host, que comenzará pidiendo el descriptor de configuración y devolverle la<br />
información requerida.<br />
Durante el estado “default”, el dispositivo debe escuchar las peticiones a la<br />
dirección por defecto 00H y será a través del proceso de enumeración cuando el<br />
dispositivo adquiera una dirección única para él, momento en el que pasará a estado<br />
“adressed”.<br />
En la implementación, el primer proceso es una estructura condicional muy<br />
simple que distingue las fases y tiene variables para pasar entre los estados que<br />
provienen de otros procesos, módulos o señales directas del hardware. El reset<br />
proviene del modulo de capa física en el que se detecta esta señal única, las dos<br />
líneas estarán en nivel bajo durante un período determinado. El vtrim es una de las<br />
entradas de la FPGA que proviene del chip, el “dir_valida” y el “configurado” provienen<br />
de la otra máquina de estados de este mismo módulo.<br />
En el estado “adressed” se pedirán al dispositivo los descriptores para conocer<br />
su comportamiento, estas peticiones son estándar y los descriptores que se envían<br />
sirven para definir el dispositivo.