AGRADECIMIENTOS

3.3 Librería hardware del RS232
15
3. DESARROLLO DEL PROTOCOLO RS232.
En la implementación del software de control se distinguen 3 bloques
diferentes, el primero, DSP_Z, coloca en alta impedancia los pines de la FPGA que se
conectan con el DSP para que, en caso de que éste este activado, no se
sobrecalienten los chips por cortocircuitos entre ellos. El segundo es el T1667, y se
trata de un timer que adapta la señal de reloj de la placa a la frecuencia de trabajo del
puerto serie. Como se pretende transmitir a 9600 baudios y la frecuencia de la placa
es de 32 MHz, cada período del nuevo reloj será de 3333,33 señales del anterior, es
decir 1667 clocks en “0” y 1667 en “1”. Si el reloj de la placa fuese a 24 MHz, cada
período sería de 2500 clocks, 1250 a nivel alto y 1250 a nivel bajo. Esa es la tarea del
timer, cambiar el nivel de la señal cada semiperíodo para formar un nuevo reloj de
menor frecuencia, 9600 baudios.
El tercer bloque controla el puerto serie y consta de tres procesos, el primero
se encarga de controlar el modo de transmisión, enviar o recibir datos. Para su testeo
se ha preparado el programa de forma que reciba un byte y lo retransmita a