Deliverables and Services - IHP Microelectronics

Entwicklung von Prozess-Modulen
Fotolithografie
Ziel der Teilschrittentwicklungen ist die Verbesserung
der Fotolithografie für die 130-nm-SiGe-BiCMOS- Technologie.
Darüber hinaus werden durch neuartige lithografische
Technologien, z. B. Doppelbelichtungs- und
Doppelstrukturierungs-Verfahren, kosteneffektive
< 130 nm „Half-pitch“-Strukturierungen zur Verfügung
gestellt.
1. Optische Proximity Korrektur für
130-nm-SiGe-BiCMOS
Die 130-nm-SiGe-BiCMOS-Technologie bietet integrierte
high-performance HBTs mit hervorragenden HF-Eigenschaften
und Grenzfrequenzen f T = 250 GHz und f max =
300 GHz (BV CEO = 1,7 V). Für die kritischen Ebenen in
der Fotolithografie wurde eine optische Proximity Korrektur
(OPC) entwickelt. Wir entwickeln eine regelbasierte
(RB-OPC) und modellbasierte Optische Proximity
Korrektur (MB-OPC). Die Realisierung der RB-OPC und
MB-OPC erfolgt mit der Software Mentor Calibre. Die
Abb. 25 zeigt das Layout und die Abbildung der Strukturen
auf dem Wafer für unkorrigierte, RB-OPC und MB-
OPC Strukturen der Shallow Trench- und Gateebene.
A n n u A l R e p o R t 2 0 0 7
A U S G E w ä H L T E P R O J E K T E – S E L E C T E d P R O J E C T S
Advanced Process Module Research
Photolithography
the goal of the module research is the improvement
of the photolithography for the 130 nm SiGe BiCMoS
technology. Furthermore, new lithographic technologies,
e.g. double exposure and double patterning
techniques, are used to provide cost-effective
< 130 nm “half-pitch” patterning.
1. Optical Proximity Correction for
130 nm SiGe BiCMOS
the 130 nm SiGe BiCMoS technology provides integrated
high-performance HBts with excellent RF-performance
and cut-off frequencies f t = 250 GHz and f max =
300 GHz (BV Ceo = 1.7 V). An optical proximity correction
(opC) was developed for the critical layers in
photolithography. We are developing a rule-based
(RB-opC) and model-based optical proximity correction
(MB-opC). For the realization of the RB-opC and
MB-opC we use Mentor Calibre software. Fig. 25 shows
the layout and the final wafer printing for the uncorrected,
RB-opC and MB-opC structures of the shallow
trench and gate layer.
Abb. 25: Layout und die Abbildung der Strukturen auf dem Wafer für unkorrigierte, RB-OPC und MB-OPC Strukturen der Shallow Trench- und
Gateebene (von links nach rechts).
Fig. 25: layout and final wafer printing for the uncorrected, RB-opC and MB-opC pattern of the shallow trench and gate layer
(from left to right).