Deliverables and Services - IHP Microelectronics
Deliverables and Services - IHP Microelectronics
Deliverables and Services - IHP Microelectronics
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
Komplementärer LDMOS-Modul für hohe<br />
Spannungen ohne Epitaxie für eine<br />
0,25-µm-SiGe-BiCMOS-Plattform<br />
A U S G E w ä H L T E P R O J E K T E – S E L E C T E d P R O J E C T S<br />
Ziel der Arbeiten war die Integration eines komplementären<br />
LDMOS-Moduls für hohe Spannungen in einen<br />
0,25-µm-SiGe-BiCMOS-Prozess mit BV DSS < -70 V für<br />
den PLDMOS und > 80 V für den NLDMOS. Alternativ<br />
zur Schichtabscheidung mittels Epitaxie, wurde hier<br />
die tiefe N-Wanne für die High-Voltage-PLDMOS Transistoren<br />
durch eine 6 MeV Phosphor-Implantation hergestellt.<br />
Für das Produkt aus Durchbruchspannung und<br />
Transitfrequenz wurden Rekordwerte von über 900 VGHz<br />
erreicht.<br />
Wegen ihrer ausgezeichneten elektrischen Parameter<br />
wie Verstärkung, Wirkungsgrad, Linearität und niedrige<br />
Kosten werden LDMOS-Transistoren weithin in HF-Leistungsverstärkern<br />
für drahtlose Anwendungen eingesetzt.<br />
Herausforderungen bei der Integration von LD-<br />
MOS-Transistoren in einen hochskalierten CMOS-Prozess<br />
mit dünnem Gateoxid sind gute HF-Parameter, eine<br />
hohe Durchbruchspannung, ein kleiner Einschaltwiderst<strong>and</strong><br />
und eine akzeptable Parameterdegradation der<br />
Bauelemente. In letzter Zeit aufkommende neue LDMOS<br />
Anwendungsfelder zeigen sich im Bereich von vollständig<br />
integrierten Lösungen für Stromversorgungssysteme<br />
mit hohem Wirkungsgrad. Schaltfrequenzen von einigen<br />
MHz für komplementäre High-Voltage-LDMOS in<br />
der Ausgangsstufe des Leistungsverstärkers erfordern<br />
herausragend gute HF-Parameter, um die notwendigen<br />
Impulsanstiegszeiten im ns-Bereich zu ermöglichen.<br />
In den Abb. 21 und 22 sind die simulierten Dotierungsverteilungen<br />
der implementierten PLDMOS- und NLDMOS-<br />
Bauelementekonstruktionen gezeigt. Man beachte, dass<br />
die Gatelänge des inneren MOS-Transistors nicht selbstjustierend<br />
ist, sondern durch die Maskenschritte für die<br />
Wannen- und die LDD-Implantationen sowie die nachfolgenden<br />
Diffusionsvorgänge bestimmt ist.<br />
Complementary Epi Free High Voltage<br />
LdMOS Module for a 0.25 µm SiGe<br />
BiCMOS Platform<br />
the work focused on the integration of a low-cost,<br />
high-voltage complementary lDMoS module into an<br />
advanced industrial 0.25 µm SiGe BiCMoS process<br />
with BV DSS < -70 V <strong>and</strong> > 80 V for the plDMoS <strong>and</strong> the<br />
nlDMoS, respectively. As an alternative to an epitaxially<br />
grown layer the deep n-well for the high voltage<br />
plDMoS was formed by a single 6 MeV p implantation<br />
step. BV DSS *f t of the nlDMoS accomplished record values<br />
> 900 VGHz.<br />
lDMoS transistors are widely used in RF power amplifiers<br />
for wireless applications because of their excellent<br />
electrical parameters such as gain, efficiency,<br />
linearity, reliability <strong>and</strong> low cost. Key challenges for<br />
the integration of lDMoS transistors into a highly<br />
scaled CMoS process with a thin gate oxide are good<br />
RF performance, high break-down voltage <strong>and</strong> low<br />
on-resistance at acceptable device degradation. Recently<br />
emerging new applications of lDMoS are fully<br />
integrated, high performance power management devices.<br />
Switching frequencies of several MHz for the<br />
complementary high voltage lDMoS transistors in the<br />
power amplifier output stage require an outst<strong>and</strong>ing<br />
RF performance to meet the requirements for a pulse<br />
rising time in the ns range.<br />
Figs. 21 <strong>and</strong> 22 show the simulated doping distributions<br />
for the implemented plDMoS <strong>and</strong> nlDMoS<br />
device constructions, respectively. note, that gate<br />
length of the inner MoS transistor is not self-aligned,<br />
but formed by lithographic mask steps for the wells<br />
<strong>and</strong> lDD implantations <strong>and</strong> its subsequent diffusion<br />
processes.<br />
A n n u A l R e p o R t 2 0 0 7