Deliverables and Services - IHP Microelectronics

Abb. 14: Geschwindigkeitsklassen und Komplexität der ECL Zellbibliothek für SGB25VD.
Fig. 14: Speed classes and complexity of eCl cell library SGB25VD.
Anders als bei CMOS müssen bei ECL / CML Geschwindigkeitsklassen
definiert werden, weil der Arbeitsstrom jeder
Zelle über den Lastwiderstand deren maximale Geschwindigkeit
festlegt. Um die Vielfalt der notwendigen
Zellen zu beschränken, wurde für die weniger schnellen
Zellen (ab 50 ps Gatterverzögerung) eine universelle
Variante mit einem pMOS-Transistor als variablem Lastwiderstand
entwickelt (Abb. 14).
A n n u A l R e p o R t 2 0 0 7
A U S G E w ä H L T E P R O J E K T E – S E L E C T E d P R O J E C T S
For eCl, in contrast to CMoS, speed classes have to
be defined, because the operating current through a
load resistor defines the maximal speed of every cell.
this resistor mainly determines the propagation delay
of the eCl / CMS cell (Fig. 14). In order to limit the
diversity of the cell library a universal version using a
pMoS transistor as a variable load resistor was developed
for the slower cells (delay starting from 50 ps).