Deliverables and Services - IHP Microelectronics

TANDEM
Abb. 4: Die Systemarchitektur des Tandem-Chips.
Fig. 4: the system architecture of the tandem chip.
A U S G E w ä H L T E P R O J E K T E – S E L E C T E d P R O J E C T S
Ziel des Projektes TANDEM ist die Realisierung eines extrem
verbrauchsarmen, skalierbaren Tandem-Prozessorbasierten
Funksystems für sensorische, aktuatorische
und kennzeichnende Anwendungen. Um dieses Ziel zu
erreichen müssen eine geeignete innovative Hardwarearchitektur
für den Sensorknoten sowie entsprechende
Softwarekomponenten wie Middleware und Kommunikationsprotokolle
spezifiziert, entwickelt und getestet
werden.
Die Bereitstellung energieeffizienter und hoch zuverlässiger
drahtloser Sensorknoten eröffnet die Möglichkeit
neue Anwendungen zu realisieren, z.B. Gesundheitsüberwachung,
Überwachung von Flugzeugen und
Gebäuden wie Brücken etc. Diese Anwendungsbereiche
erfordern Lebensdauern des Systems im Bereich oberhalb
von zehn Jahren, Echtzeitfähigkeit und hohe Zuverlässigkeit.
Im Rahmen des Projektes wurde im vergangenen Jahr
zunächst die in Abb. 4 dargestellte Architektur des Tandem-Sensorknotens
entwickelt. Die Idee des Doppelprozessorsystems
wird in dieser Architektur durch die Ergänzung
des Mikroprozessors durch Hardwarebeschleuniger
dargestellt, die die Aufgaben eines Co-Prozessors über-
TANdEM
the goal of the project tAnDeM is to realize an ultra
energy-efficient, scalable tandem processor based
wireless system for sensor, actuator and marking applications.
In order to achieve this goal an innovative
new sensor node hardware architecture as well
as suitable software components such as middleware
and communication protocols need to be specified,
developed and tested.
the availability of energy-efficient, reliable wireless
sensor nodes is the key enabler for new applications,
e.g. in the area of health monitoring, monitoring of
airplanes and buildings such as bridges, etc. these
application areas require the sensor network to reach
a lifetime of more than ten years, to support real-time
and to be highly reliable.
During the last year this project focused on architectural
and hardware issues. the resulting architecture
of the tandem sensor node is displayed in Fig. 4. the
idea of having a kind of a dual core system on a sensor
node led to the integration of a hardware accelerator
component which provides specialized computing
facilities to the microprocessor. By this, computati-
A n n u A l R e p o R t 2 0 0 7