Deliverables and Services - IHP Microelectronics

More documents

Recommendations

Info

Design Kits A N G E B O T E U N d L E I S T U N G E N – d E L I V E R A B L E S A N d S E R V I C E S Die Design Kits unterstützen eine Cadence Mischsignal- Plattform: - Design Framework II (Cadence 5.0-5.1 / 6.1 vorgesehen ab 4. Quartal 2008) - Verhaltens-Beschreibung (Verilog HDL) - Logische Synthese & Optimierung (VHDL / HDL Compiler, Design Compiler / Synopsys, Power Compiler / Synopsys) - Test Generation / Synthetisierer / Test Compiler (Synopsys) - Simulation (RF: SpectreRF, Analog: SpectreS, Verhaltens-Beschreibung / Digital: Leapfrog / NC- Affirma / Verilog-XL / ModelSim) - Platzieren & Verbinden (Silicon Ensemble & Preview) - Layout (Virtuoso Editor-Cadence) - Verifizierung (Diva and Assura: DRC / LVS / Extract / Parasitic Extraction) - ADS-Support über RFDE / RFIC mit dynamischem Link zu Cadence ist verfügbar - Ein eigenständiges ADS Kit einschließlich Momentum Substrate Layer File wird unterstützt, jedoch ohne Layout-Unterstützung - Unterstützung von Analog Office und Tanner über Partner - ECL-Bibliothek für SGB25VD - Strahlungsresistente CMOS-Bibliothek - β Design Kit für 0,13 µm BiCMOS ist ab 2. Quartal 2008 verfügbar Verfügbare analoge und digitale Blöcke und Designs für die drahtlose und Breitbandkommunikation Zur Unterstützung von Designs bietet das IHP Schaltungsblöcke und Schaltungen für Lösungen im Bereich drahtlose und Breitbandkommunikation an: - 77-81 GHz SiGe Radar Frontend und Frontend- Komponenten (VCO, PA, Mischer, Frequenzteiler) - Komponenten für 60-GHz-SiGe-HF-Frontends (LNA, Mischer, vollständig integrierte PLL und PA) - 60 GHz SiGe Empfänger-Frontend mit vollständig integrierter PLL - 60 GHz SiGe Sender-Frontend mit vollständig integrierter PLL - SiGe Mischer, VCOs, Prescaler, VCO-Prescaler für 24 GHz design Kits the design kits support a Cadence mixed signal platform: - Design Framework II (Cadence 5.0-5.1 / 6.1 scheduled for Q4 2008) - Behavioral Modeling (Verilog HDl) - logic Synthesis & optimization (VHDl / HDl Compiler, Design Compiler / Synopsys, power Compiler / Synopsys) - test Generation / Synthesizer / test Compiler (Synopsys) - Simulation (RF: SpectreRF, Analog: SpectreS, Behavioral / Digital: leapfrog / nC-Affirma / Verilog-Xl / ModelSim) - place & Route (Silicon ensemble & preview) - layout (Virtuoso editor-Cadence) - Verification (Diva and Assura: DRC / lVS / extract / parasitic extraction) - ADS-support via RFDe / RFIC dynamic link to Cadence is available - A standalone ADS Kit including Momentum substrate layer file is supported, but without layout support - Support of Analog office, Catena, and tanner via partners is available - eCl library for SGB25VD - Radiation hard CMoS library - β Design Kit for 0.13 µm BiCMoS will be available from Q2 2008 Available Analog and digital Blocks and designs for wireless and Broadband Communications to support designs, IHp offers a wide range of blocks and designs for wireless & broadband solutions: - 77-81 GHz SiGe radar frontend and frontend components (VCo, pA, mixer, frequency divider) - 60 GHz SiGe RF Frontend Components (lnA, Mixers, fully-integrated pll and pA) - 60 GHz SiGe RX-Frontend with fully-integrated pll - 60 GHz SiGe tX-Frontend with fully-integrated pll and pA - 24 GHZ SiGe mixers, VCos, prescaler, VCo-prescaler A n n u A l R e p o R t 2 0 0 7 2
0 A n n u A l R e p o R t 2 0 0 7 A N G E B O T E U N d L E I S T U N G E N – d E L I V E R A B L E S A N d S E R V I C E S - SiGe DAC-Komponenten für mittlere und hohe Geschwindigkeiten bis zu 30 GSps - SiGe UWB Transceiver-Komponenten wie Mischer- Korrelator und Breitband-LNA - Impuls-UWB SiGe-HF-Frontend mit Lokalisierungs- Schaltung und Komponenten für UWB HF-Transceiver - Statische und dynamische SiGe Teilerschaltungen bis zu 90 GHz - 5 GHz SiGe Breitband-Modem (1 Gbps) für OFDM - Rauscharme SiGe LC-VCOs im Bereich zwischen 10 und 120 GHz - SiGe Integer-N PLLs mit integriertem VCO mit geringem Phasenrauschen (8-11 GHz, 16-19 GHz, 20-24 GHz, 48 GHz, 56 GHz) - SPI-Interface - MATLAB-Modelle für einen digitalen Basisband- Prozessor für ein IEEE 802.11a / g / p-konformes Modem einschliesslich der Einheiten für Synchronisation und Kanalschätzung - Designs für Komponenten zur Basisband-Verarbeitung (Viterbi Decoder, FFT / IFFT Prozessor, CORDIC Prozessor) - Synthetisierbares VHDL-Modell des kompletten IEEE 802.11a OFDM Basisband- Prozessors einschließlich der Synchronisation und Kanalschätzung - Echtzeit-Implementierung des MAC-Layers für ein IEEE 802.11a-kompatibles Modem - Design von eingebetteten Anwendungen, bestehend aus einem auf MIPS- oder LEON-Prozessoren laufenden C-Programm - Design eines speziellen Hardware-Beschleunigers - Ein abstraktes SDL-Modell des MAC-Layer für ein IEEE 802.11a- und HiperLAN / 2-kompatibles Modem mit Testbenches für verschiedene Anwendungs- Szenarien - Ein abstraktes SDL-Modell für IEEE 802.15.3 und IEEE 802.15.4 - 5-GHz-Link-Emulator und Entwicklungsumgebung für WLAN - TCP / IP-Prozessor einschließlich Hardware-Beschleuniger für das Protokoll sowie symmetrische und asymmetrische Verschlüsselung einschließlich MD5 - IP-Cores für flexible ECC- und AES-Kryptoprozessoren - Basisband-Modelle und Realisierungen für Gigabit-WLAN - Kontext-sensitive verteilte Middleware-Plattform - SiGe DAC components for medium and high speed up to 30 GSps - SiGe uWB transceiver components such as mixer correlator, broadband lnA - Impulse uWB SiGe RF Frontend with localization circuitry and uWB RF transceiver components - Static and dynamic SiGe divider circuits for up to 90 GHz - 5 GHz SiGe broadband modem (1 Gbps) for oFDM - low-noise SiGe lC-VCos in the range between 10 and 120 GHz - SiGe Integer-n plls with integrated low phase-noise VCo (8-11 GHz, 16-19 GHz, 20-24 GHz, 48 GHz, 56 GHz) - SpI-Interface - MAtlAB models of a digital baseband processor for an Ieee 802.11a / g / p compliant modem, including the synchronization and channel estimation units - Designs for baseband processing components (Viterbi decoder, FFt / IFFt processor, CoRDIC processor) - Synthesizable VHDl model of the complete Ieee 802.11a oFDM baseband processor including synchronization and channel estimation - Realtime implementation of the MAC layer for an Ieee 802.11a compliant modem - Design of embedded applications consisting of a C-program running on MIpS or leon processors - Design of dedicated hardware accelerator - Abstract SDl model of MAC layer for Ieee 802.11a and HiperlAn / 2 compliant modem with testbenches for various deployment scenarios - Abstract SDl model for Ieee 802.15.3 and Ieee 802.15.4 - 5 GHz link emulator and WlAn design / debug kit - tCp / Ip-processor including hardware accelerators for protocol and symmetric and asymmetric encryption including MD5 - Ip-cores for flexible eCC and AeS cryptoprocessors - Baseband-models and realisations for Gigabit WlAn - Context-sensitive distributed Middleware platform (plASMA) for wireless internet applications
Page 2 and 3:
J A H R E S B E R I C H T 2 0 0 7 -
Page 4 and 5:
Wissenschaftler des IHP sind aktiv
Page 6 and 7:
I N H A L T S V E R Z E I C H N I S
Page 8 and 9:
Wissenschaftlicher Beirat w I S S E
Page 10 and 11:
Das Institut d A S I H P A U F E I
Page 12 and 13:
Das IHP konzentriert sich auf die E
Page 14 and 15:
Die Forschung zu Systemen mit gerin
Page 16 and 17:
Materialien für die Mikro- und Nan
Page 18 and 19:
Das Jahr 2007 Die mittelfristige Fo
Page 20 and 21:
und erprobt. Rauscharme Verstärker
Page 22 and 23:
Technologieplattform für drahtlose
Page 24 and 25:
Materialien für die Mikro- und Nan
Page 26 and 27:
7. Erhöhte Leitfähigkeit in Si-Ve
Page 28 and 29:
13. IHP-Fußballturnier Vom IHP wur
Page 30 and 31:
Drahtloses Internet Schnelle Ultra-
Page 32 and 33:
A U S G E w ä H L T E P R O J E K
Page 34 and 35:
TANDEM Abb. 4: Die Systemarchitektu
Page 36 and 37:
Infrastruktur für Funktionaltest A
Page 38 and 39:
Page 40 and 41:
Page 42 and 43:
Page 44 and 45:
Page 46 and 47:
Page 48 and 49:
Page 50 and 51:
Technologieplattform 130-nm-BiCMOS-
Page 52 and 53:
Komplementärer LDMOS-Modul für ho
Page 54 and 55:
Abb. 23: Gemessene Transferkennlini
Page 56 and 57:
2. Doppelbelichtungs-Technologie f
Page 58 and 59:
Abb. 28: Ätzrate von SiGe mit 10,
Page 60 and 61:
Page 62 and 63:
In Abb. 32 sind die wesentlichen Er
Page 64 and 65:
Einkristallines Ge auf Si mittels O
Page 66 and 67:
Page 68 and 69:
Page 70 and 71:
Lichtinduzierte Kristallisation von
Page 72 and 73:
Page 74 and 75:
Gemeinsames Labor IHP / BTU Cottbus
Page 76 and 77:
Allein zu den Halbleitermaterialien
Page 78 and 79:
Ein weiteres, zentrales Arbeitsgebi
Page 80 and 81: Industrie / Industry* Z U S A M M E
Page 82 and 83: Z U S A M M E N A R B E I T U N d P
Page 84 and 85: G A S T w I S S E N S C H A F T L E
Page 86 and 87: G A S T w I S S E N S C H A F T L E
Page 88 and 89: Erschienene Publikationen Published
Page 90 and 91: E R S C H I E N E N E P U B L I K A
Page 104 and 105: Eingeladene Vorträge Invited Prese
Page 106 and 107: E I N G E L A d E N E V O R T R ä
Page 108 and 109: E I N G E L A d E N E V O R T R ä
Page 110 and 111: (12) Layer Processing for Future Pr
Page 112 and 113: (33) 60 GHz Channel Plan Proposal e
Page 114 and 115: (60) A Middleware Approach to Confi
Page 116 and 117: (83) Optimum Activation and diffusi
Page 118 and 119: (106) Creating Strained Si Overlaye
Page 120 and 121: (128) Selective Etching of SiGe by
Page 122 and 123: (9) Entwicklung eines Informationsf
Page 124 and 125: (22) Schichtstruktur mit Barium- od
Page 126 and 127: A N G E B O T E U N d L E I S T U N
Page 134 and 135: Herausgeber / Publisher IHp GmbH -
show all

Deliverables and Services - IHP Microelectronics

Create successful ePaper yourself

Delete template?

Save as template?