Deliverables and Services - IHP Microelectronics

A u S G e w ä H L t e p r o J e K t e – S e L e C t e d p r o J e C t S
Der Kern des Chips ist ein VCO mit vier digitalen und zwei
analogen Steuereingängen, der in Abb. 12 dargestellt
ist. Über die vier digitalen Steuereingänge wird der
gesamte Abstimmbereich von 4 GHz in 16 stark überlappende
Frequenzbänder unterteilt, von denen jedes
breiter als 1 GHz ist. Infolgedessen ist der Synthesizer
robust bezüglich Temperaturänderungen und Alterung.
Das geringe Phasenrauschen wurde durch die Verwendung
zweier paralleler Regelkreise zur Fein- und Grobabstimmung
des VCO erreicht. Um Strahlungsfestigkeit
zu erzielen, wurden SiGe-HBTs für kritische Blöcke wie
VCO und Frequenzteiler benutzt. Des Weiteren wurden
die CMOS-Register dreifach ausgeführt, und es wird nach
jeder Taktperiode eine Mehrheitsentscheidung an deren
Ausgängen getroffen (Dreifach-Modus-Redundanz).
Abb. 13 zeigt ein typisches Phasenrauschspektrum im
fractional-N Modus für drei verschiedene Ausgangsfrequenzen
innerhalb eines Frequenzbandes. Infolge
unserer neuartigen PLL-Architektur ist das Spektrum
relativ unabhängig von der Ausgangsfrequenz. Design-
Details und Messergebnisse wurden zusammengefasst
in einer gemeinsamen Publikation von IHP, IMST, Kayser-Threde
und Humboldt-Universität Berlin in Analog
Integrated Circuits and Signal Processing, Springer-Verlag
(im Druck).
Abb. 12: Schematische Darstellung des spannungsgesteuerten
Oszillators.
Fig. 12: Schematic view of voltage-controlled oscillator.
the core of the chip is a VCo array with four digital
and two analog control inputs shown in Fig. 12. By
using the four digital inputs, the total tuning range
of 4 GHz is sub-divided into 16 strongly overlapping
bands, each having more than 1 GHz bandwidth. As a
result, the synthesizer is robust with respect to temperature
variations and aging. the low phase noise
is achieved by using two parallel loops for fine and
coarse tuning of the VCo. In order to achieve radiation
hardness, SiGe bipolar HBts were used for critical
blocks such as VCo and frequency dividers. Moreover,
the CMoS registers were tripled and a majority decision
is performed at their outputs after every clock
period (triple mode redundancy).
Fig. 13 shows a typical phase noise spectrum in fractional-n
mode at three different output frequencies
within one frequency band. Due to our novel pll
architecture, the spectrum is relatively independent
of the output frequency. Design details and measurement
results have been summarized in a joint publication
of IHp, IMSt, Kayser-threde and Humboldt
university Berlin in Analog Integrated Circuits and
Signal processing, Springer (in press).
Abb. 13: Gemessene Phasenrauschspektren innerhalb eines
Frequenzbandes.
Fig.13: Measured phase noise spectra within one frequency
band.
A n n u A l R e p o R t 2 0 0 9