Deliverables and Services - IHP Microelectronics

Strahlungsfester Frequenzsynthesizer
2 A n n u A l R e p o R t 2 0 0 9
A u S G e w ä H L t e p r o J e K t e – S e L e C t e d p r o J e C t S
Ziel des Projektes war es, einen Synthesizer mit geringem
Rauschen für die Satellitenkommunikation zu entwickeln,
der in kleinen Frequenzschritten programmiert
werden kann.
Elektronik für Weltraumkommunikation muss über den
Zeitraum der Satellitenlebensdauer von 15 Jahren funktionieren.
Dies beinhaltet ein strahlungsfestes Design
und flexible Programmierbarkeit, um neuen Standards
während der Lebensdauer gerecht zu werden. Deshalb
muss der Synthesizer einen weiten Abstimmbereich
von 4 GHz in sehr kleinen Frequenzschritten abdecken.
Gleichzeitig muss das Phasenrauschen sehr gering sein,
um ein ausreichend hohes Signal-Rausch-Verhältnis in
dem Satellitenkommunikationssystem zu erzielen.
Zu diesem Zweck wurde in dem Projekt eine Ein-Chip-
Lösung für den fractional-N Phasenregelkreis (PLL)
in einer preiswerten SiGe-BiCMOS-Technologie entwickelt.
Er enthält zwei integrierte spannungsgesteuerte
Oszillatoren (VCO), einen Hochgeschwindigkeits-Frequenzteiler
in ECL-Logik, einen digitalen CMOS-Teil zur
Kanalauswahl und einen CMOS-Phasendetektor. Alle
Teilschaltungen wurden in einem Chip integriert, der in
Abb. 11 gezeigt ist.
Abb. 11: Chip-Photo des Frequenzsynthesizers.
Fig. 11: Chip photograph of frequency synthesizer.
radiation-Hard Frequency Synthesizer
the goal was to develop a 8 - 12 GHz low-noise synthesizer
for satellite communication, which can be
programmed in small frequency steps.
telecommunication electronics for space must function
over a satellite‘s lifetime period of 15 years. this
entails a radiation-hard design and flexible programmability
in order to meet new upcoming standards
during the lifetime. therefore, the synthesizer must
cover a wide tuning range of 4 GHz in very small frequency
steps. At the same time, phase noise must be
very low to obtain a sufficiently high signal-to-noise
ratio in the satellite communication system.
For this purpose, the project team developed a singlechip
fractional-n phase-locked loop (pll) in a lowcost
SiGe BiCMoS technology. It contains an array of
two integrated voltage-controlled oscillators (VCo), a
high-speed frequency divider in eCl logic, a digital
CMoS part for channel selection and a CMoS phase
detector. All sub-circuits were integrated in one chip
shown in Fig. 11.