07.12.2012 Views

Deliverables and Services - IHP Microelectronics

Deliverables and Services - IHP Microelectronics

Deliverables and Services - IHP Microelectronics

SHOW MORE
SHOW LESS

Create successful ePaper yourself

Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.

Abb. 1: Die Architektur des MAC-Prozessors.<br />

Fig. 1: the MAC processor architecture.<br />

0 A n n u A l R e p o R t 2 0 0 9<br />

A u S G e w ä H L t e p r o J e K t e – S e L e C t e d p r o J e C t S<br />

Abb. 2 zeigt die Architektur des Basisb<strong>and</strong>-Prozessors.<br />

Er besteht aus zwei Hauptkomponenten: dem Basisb<strong>and</strong>-Prozessor<br />

des <strong>IHP</strong>, der die Signalverarbeitung für<br />

ein konventionelles IEEE 802.11a WLAN mit nur einer<br />

Antenne realisiert, sowie den MIMAX-Erweiterungen,<br />

die das MIMO-Front-End mit seiner neuen Architektur<br />

und dem verbesserten Funktionsumfang bedienen.<br />

Die neue Funktionalität ist in drei Blöcken konzentriert:<br />

Kanalschätzung, Korrektur des Frequenzfehlers<br />

und Beamforming. Diese Module werden nur aktiviert,<br />

wenn der Empfänger anh<strong>and</strong> des Signalfeldes eine Trainingssequenz<br />

erkennt, die dann in den MIMAX- Blöcken<br />

verarbeitet wird.<br />

Der Basisb<strong>and</strong>-Prozessor unterstützt in seiner aktuellen<br />

Implementierung auf einem FPGA bis zu vier Sende-<br />

bzw. Empfangsantennen. Er kann auch für weniger<br />

Antennen konfiguriert werden, wenn eine solche Konstellation<br />

aus dem MIMAX-Signalfeld erkannt wird. Die<br />

Flexibilität der MIMAX-Architektur würde jedoch ohne<br />

weiteres auch mehr als vier Antennen erlauben.<br />

the architecture of the baseb<strong>and</strong> processor is shown<br />

in Fig. 2. It is composed of two main blocks: the IHp<br />

baseb<strong>and</strong> processor implementing the functionalities<br />

<strong>and</strong> signal processing chain of the conventional single-input<br />

single-output Ieee 802.11a WlAn, <strong>and</strong> the<br />

new MIMAX blocks that enhance the transceiver performance<br />

by implementing the new MIMo functionalities<br />

required by the new analog front-end architecture.<br />

the new functionalities are grouped into three main<br />

blocks: channel estimator, frequency offset correction<br />

<strong>and</strong> beamforming blocks. these MIMAX modules are<br />

active only when a training frame is detected by the<br />

tX/RX control block which transfers the MIMAX signal<br />

field data to the MIMAX control block in order to start<br />

the MIMAX channel estimation <strong>and</strong> beamforming.<br />

the current baseb<strong>and</strong> design <strong>and</strong> FpGA implementation<br />

support up to four transmitter/receiver antennas.<br />

this design is reconfigurable by using the information<br />

provided in the signal field of the training frame,<br />

therefore it can also operate with a smaller number of<br />

antennas. the flexibility of the MIMAX architecture<br />

would, however, allow for the support of more than<br />

four antennas.

Hooray! Your file is uploaded and ready to be published.

Saved successfully!

Ooh no, something went wrong!