Резюме върху трудовете на доц . д-р Валери Младенов ...

оптимален избор на параметри с цел минимизиране на отклоненията на закъсненията, катопроизводствения рандеман остава в допустими норми.Основната задача, която възниква при този тип RSFQ вериги е влиянието напроизводствените толеранси на параметрите на веригите върху закъсненията. В [50] епредставенена методологията за статистическото оценяване на влиянието на производственитетолеранси върху закъсненията в използваните RSFQ асинхронни гейтове. За решаването нагорната задача е разработен софтуерен пакет JSIMSA, който е базиран на софтуерния пакетJSIMext от [49]. Блок-схемата на работа на пакета и резултатите за три от основните RSFQгейтове AND, XOR и демултиплексор са представени изцяло в [50] като е предложенаметодология за оптимален избор на параметри на използваните RSFQ асинхронни гейтове.Разработка на методи, алгоритми и софтуерни модули за поетапното изпълнение напроцеса на проектирането на асинхронните RSFQ цифрови схеми и пригодяване насофтуерните модули за синтез на нечувствителни към закъснение и/или без случайноповедение асинхронни RSFQ цифрови схеми е свързано с адптиране на стандартните подходиза проектиране на сложни синхронни полупроводникови схеми за целите на синтеза наасинхронни RSFQ логически вериги. За тази цел в [64], [65], [66] са разработени нови техникиза описание, верификация и оптимизация на асинхронни RSFQ цифрови гейтове базирани наимпулсна логика като е използван езика за описание на цифрови логичеки схеми VHDL. Тезитехники са имплементирани в разработения симулатор на асинхронни логически RSFQцифрови вериги в среда на VHDL с използване на стандартната програма за симулиране нацифрови електронни схеми и вериги ModelSim.Въз основа на техниките за VHDL описание на комуникацията с SFQ импулси, заоптимизация и тестване на асинхронни RSFQ цифрови гейтове, за статистическо моделиране инастройване на закъсненията е разработен обобщен подход за проектиране (design flow) нависоко ниво на асинхронните RSFQ цифрови вериги [52]. Горният подход е имплементиран впрограмен пакет за автоматизирана симулация, верификация и оптимизация на асинхронниRSFQ логически вериги [51], където са публикувани основните резултати свързани спригодяването на софтуерните модули за синтез на нечувствителни към закъснение и/или безслучайно поведение асинхронни RSFQ цифрови вериги.Възможностите закъсненията на използваните RSFQ гейтове да бъдат настройвани водидо възможности за оптимален избор на тези закъснения и в тази връзка се появявавъзможността за търсене на оптимални за дадена схема закъснения на израждащите я гейтове.В полупроводниковата асинхронна схемотехника тази задача не стои, тъй като гейтовете са сфиксирани закъснения. Работата с асинхронни RSFQ гейтове, позволява да бъдат търсениоптимални закъснения, с цел правилна работа и максимално бързодействие на схемите.Основен проблем при асинхронните вериги е свързан със състезанието на сигнали. В [59] еразработен универсален подход за откриване на възможните пътища за състезание на сигнали.Същевременно е предложен метод за настройка на закъсненията на гейтовете от тези пътища сцел правилна работа и максимално бързодействие на веригата. Подходът с откриване навсички възможни пътища между всяка двойка възли от асинхронната верига се базира намоделиране на веригата с насочен граф, като гейтовете са върхове на графа а входовете иизходите им са насочените ребра на графа. При така направената формализация, задачата сесвежда до намиране на всички възможни пътища между всяка двойка ребра в даден насоченграф. Предложеният в [59] алгоритъм е достатъчно общ и важи за всякакв тип графи,включително и такива, които моделират асинхронни RSFQ вериги с обратни връзки от последващитекъм по-предходните гейтове. След намирането на всички възможни пътища междувсяка двойка възли от асинхронната верига, могат да се настройват закъсненията на гейтоветевключени в тези пътища. Условията за коректна работа са предложени в [59] и са свързани с