UART - Microchip Taiwan

Microchip 16-bit MCU
內 建 周 邊 模 組
UART Module
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 1

Session Agenda
• Module Overview
• UART Transmission
• UART Reception
• Additional Features
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 2

UART - Overview
• Serial transmission and reception
8-bit (Odd,Even or No Parity) or 9-bit data
Full-duplex, asynchronous communication
Support for communication protocols such as RS-
232, RS-422, RS-485 and LIN
4-deep Transmit and Receive buffers
Transmit and Receive interrupts
Error detection
ec Support for receiver addressing
Loopback mode
Alternate TX/RX pins on some devices
Wake-up from SLEEP
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 3

ABAUD
UART - Block Diagram
ICx
0
1
To Input Capture
Baud Rate
Generator
÷16
Divider
UxRX
0
UxRSR
1
LPBACK
Module Control /
Error Handling
Logic
Load UxRSR
to Buffer
UxRXREG
P F
Error Status
UxTX
Parity
Gen.
UxTSR
Load UxTSR
UTXBRK
UxTXREG
LIN Bus
Support
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 4

UART - Baud Rate
Generator
• Dedicated 16-bit Baud Rate Generator
• Baud Rate controlled by UxBRG register (x =
1or2)
Baud Rate = Fcy / ( 16 * (UxBRG + 1) ) where
Fcy = Instruction ti Cycle Frequency
• Both transmitting and receiving devices must
use same Baud Rate
• Bits are transmitted and/or received at the
rate defined by the Baud Rate
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 5

UART - Transmission
• UART module 的 致 能 是 使 用 UxMODE 暫 存 器 中
的 UARTEN bit
• 只 有 在 下 列 條 件 成 立 後 傳 送 才 開 始 :
欲 被 傳 送 的 資 料 被 寫 入 Transmit Buffer 而 且 UxSTA 中
的 UTXEN 被 設 定 為 1
Start Bit
TxD
Bit 0 Bit 1 Bit 2 Bit 3 Bit 4 Bit 5 Bit 6 Bit 7 Stop Bit
TRMT
TxIF
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 6

UART
– Transmission
(contd.)
• UART module is enabled by setting the UARTEN bit
in the UxMODE register
R/W-0 U-0 R/W-0 U-0 U-0 R/W-0 U-0 U-0
UARTEN - USIDL - - ALTIO -
-
bit15 14 13 12 11 10 9 bit8
R/W-0 R/W-0 R/W-0 U-0 U-0 R/W-0 R/W-0 R/W-0
WAKE LPBACK ADAUD - - PDSEL PDSEL STSEL
Bit 7 6 5 4 3 2 1 bit 0
• Transmission starts only when:
The data to be transmitted is written to the buffer, AND
The UTXEN bit in the UxSTA register is set
R/W-0 U-0 U-0 U-0 R/W-0 R/W-0 R-0 R-1
UTXISEL - -
- UTXBRK
UTXEN
UTXBF
TRMT
bit15 14 13 12 11 10 9 bit8
R/W-0 R/W-0 R/W-0 R-1 R-0 R-0 R/C-0 R-0
URXISEL1 URXISEL0
ADDEN
RIDLE PERR
FERR
OERR
URXDA
Bit 7 6 5 4 3 2 1 bit 0
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 7

UART - Transmission
(contd.)
• 開 始 傳 送 後 最 先 被 送 出 的 為 START bit
Low level on UxTX pin for 1 bit time
• 接 著 就 是 資 料 字 元 組 本 身
LSB first , MSB later and parity bit last
Data format (8 or 9 bits) and parity type (even, odd
or no parity) configured by PDSEL bits in the
UxMODE register
No parity for 9-bit data
R/W-0 R/W-0 R/W-0 U-0 U-0 R/W-0 R/W-0 R/W-0
WAKE LPBACK ABAUD - - PDSEL1 PDSEL0 STSEL
bit7 6 5 4 3 2 1 bit0
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 8

UART - Transmission
(contd.)
• The last bit transmitted is a STOP bit
High level on UxTX pin for 1 or 2 bit times
Number of STOP bits configured by STSEL bit
in the UxMODE register
R/W-0 R/W-0 R/W-0 U-0 U-0 R/W-0 R/W-0 R/W-0
WAKE LPBACK ABAUD - - PDSEL1 PDSEL0 STSEL
bit7 6 5 4 3 2 1 bit0
• 在 USTA UxSTA 暫 存 器 的 TRMT status t bit 作 用
Bit is cleared if Transmit Shift Register (UxTSR)
is busy or a transmission is pending
R/W-0 U-0 U-0 U-0 R/W-0 R/W-0 R-0 R-1
UTXISEL - -
- UTXBRK
UTXEN
UTXBF
TRMT
bit15 14 13 12 11 10 9 bit8
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 9

UART - Transmit Buffers
• 4-deep Transmit FIFO Buffer
只 有 buffer 中 的 第 一 個 字 元 組 為 memory-
mapped , 所 以 只 要 對 UxTXREG 寫 入 即 可
在 buffer 中 的 Characters 會 以 先 進 先 出 的 順 序 被
寫 入 UxTSR 後 被 傳 送 出 去
所 有 的 資 料 (8 or 9d ata bits) 會 一 次 寫 入 UxTSR
The UTXBF status bit in the UxSTA register
indicates whether the buffer is full
R/W-0 U-0 U-0 U-0 R/W-0 R/W-0 R-0 R-1
UTXISEL - -
- UTXBRK UTXEN UTXBF TRMT
bit15 14 13 12 11 10 9 bit8
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 10

UART - Transmit Interrupts
• UxTXIF bit 用 來 指 出 有 Transmit Interrupt 發 生 , 硬 體 中 斷
的 致 能 則 由 UxTXIE bit 來 控 制
當 UxSTA 暫 存 器 中 的 UTXISEL bit = 1
‣ 中 斷 發 生 於 Transmit Buffer 完 全 清 空 時
‣ 用 於 傳 送 4 個 字 元 組 區 塊 的 資 料
當 UxSTA 暫 存 器 中 的 UTXISEL bit = 0
‣ 每 當 有 字 元 組 被 送 至 UxTSR 時 就 產 生 中 斷 條 件
‣ 用 於 傳 送 單 個 字 元 組 區 塊 的 資 料
‣ 在 此 模 式 , 一 旦 設 定 UTXEN bit = 1 後 就 馬 上 會 產 生 中 斷
R/W-0 U-0 U-0 U-0 R/W-0 R/W-0 R-0 R-1
UTXISEL - -
- UTXBRK
UTXEN
UTXBF
TRMT
bit15 14 13 12 11 10 9 bit8
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 11

TxD Interrupt Timing
Transmission 8-bit or 9-bit Data
Transmission Back to Back
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 12

UART Baud Rate Generator
• 有 專 用 的 16-bit baud rate generator ( 不 佔 Timer )
Baud Rate = Fcy / (16*UxBRG+1)
or
UxBRG = [Fcy / ( 16* Baud Rate) ] - 1
• Baud Rate 計 算 的 範 例
– 假 設
Fosc = 16 Mhz
Fosc = 16MHz , Fcy=4MHz
Descried Baud Rate : 19200 bps
UxBRG = [ 4000000/(16*19200)] -1
=13-1 =12
Baud Rate Error = 4000000/(16(12+1))=19230 bps
Error % = (19230-19200) 19200) / 19200 = 0.16%
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 13

UART - Reception
• UART Receiver 在 偵 測 到 START bit 後
即 進 入 Active 狀 態
, 開 始 接 收 資 料
• 資 料 由 LSB 開 始 被 移 入 Receive shift
Register (UxRSR) , 若 有 parity bit 的
話 會 尾 隨 資 之 後
Data format 與 parity type (
使 用 在
UxMODE 中 的 PDSEL bits 來 設 定 ) 必 需
規 劃 成 與 傳 送 端 的 設 定 相 同
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 14

UART - Reception (contd.)
• UxRSR 在 收 到 STOP bit 後 停 止 shift
data ( STOP 位 元 為 1or2bit)
STOP bits 的 數 量 必 須 設 定 與 傳 送 端 的 一 樣
(STSEL bit in the UxMODE register)
UxSTA 暫 存 器 中 的 RIDLE 位 元 可 用 來 指 明
接 收 移 位 暫 存 器 是 否 處 於 閒 置 ( Idle ) 狀 態
‣ 1 : Idle
‣ 0:Active
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 15

UART - Receive Buffers
• 4-deep Receive FIFO Buffer
All 8 (or 9) data bits, as well as Error flags,
are buffered
FIFO buffer 中 的 第 一 個 字 元 組 為 memorymapped
( 只 需 使 用 UxRXREG 來 讀 取 )
The in the 位 於 UxSTA register 的 error
flags 用 於 反 應 在 FIFO 的 第 一 個 字 元 組 的
error states
位 於 UxSTA 暫 存 器 的 URXDA status bit 用
來 指 明 是 否 任 何 的 資 料 仍 存 在 FIFO buffer
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 16

UART - Receive Interrupts
• UART module 以 設 定 UxRXIF bit 來 指 出 有 Receive
Interrupt 發 生 , 若 UxRXIE bit 也 被 設 定 為 1 則 會 發 生
硬 體 中 斷
• 接 收 中 斷 與 Receive Buffer 之 關 係 如 下 :
When URXISEL bits in the UxSTA register = 11
‣ Interrupt occurs when buffer becomes full
‣ Used for receiving a block of 4 characters
When URXISEL bits = 10
‣ Interrupt when buffer has 3 characters
‣ Used for receiving a block of 3 characters
When URXISEL bits = 01 or 00
‣ Interrupt whenever a character is received
‣ Used for receiving a single character
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 17

UART – 可 偵 測 的 Errors
• Parity Error
When received parity does not match the parity calculated
by module from received data
Indicated by PERR bit in the UxSTA register set
• Framing Error
When a STOP bit is expected on UxRX pin but a low logic
level is detected
Indicated by FERR bit in the UxSTA register set
• Receive Overrun Error
When the Receive Buffer is full and a 5 th character is
received
Indicated by OERR bit in the UxSTA register set
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 18

UART - Address Detection
• 工 作 條 件 : 當 UART 操 作 於 9-bit mode (PDSEL =
11), 而 且 在 UsSTA 暫 存 器 的 控 制 位 元 ADDEN
被 設 定 為 1
• UART module 將 會 等 待 並 只 接 受 Address word (
一 組 9-bit 的 資 料 而 且 第 9 位 元 為 1)
‣ 在 此 階 段 , 在 UxSTA 暫 存 器 的 URXISELx 位 元
要 被 設 定 為 00 or 01 – 一 有 資 料 就 中 斷
• 當 接 收 到 位 址 資 料 , 必 須 使 用 程 式 來 檢 查 收 到 的
位 址 與 自 身 之 位 址 是 否 相 符
• 如 果 位 址 相 符
, 則 清 除 ADDEN 位 元 以 便 接 收 位
址 資 料 後 的 一 般 資 料 (9-bit 的 資 料 但 第 9 位 元 為
0 )
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 19

UART – 對 LIN Support
• 可 以 直 接 傳 送 Break Characters (13 bit 的 Low)
A Break character can be transmitted by setting the
UTXBRK bit in the UxSTA register for at least 13 bit times
R/W-0 U-0 U-0 U-0 R/W-0 R/W-0 R-0 R-1
UTXISEL - -
- UTXBRK UTXEN UTXBF TRMT
bit15 14 13 12 11 10 9 bit8
• Autobaud Detection – 使 用 UxMODE.ABAUD 控 制
The UxRX pin is internally routed to an Input Capture pin
(IC1 for UART1, IC2 for UART2)
Used for capturing both edges of START bit for determining
baud rate
R/W-0 R/W-0 R/W-0 U-0 U-0 R/W-0 R/W-0 R/W-0
WAKE LPBACK
ABAUD - -
PDSEL1
PDSEL0
STSEL
bit7 6 5 4 3 2 1 bit0
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 20

UART - 其 他 有 用 的 附 加 功 能
• Alternate I/O
有 些 dsPIC30F 系 列 的 UART 有 alternate TX/RX pins
主 要 用 於 當 原 有 接 腳 與 其 它 功 能 有 衝 突 時 使 用
• Loopback Mode – 測 試 模 式
UxTX pin internally connected to UxRX pin
• Wake-up from SLEEP
Device 在 偵 測 到 START bit 時 能 wake up 處 於
SLEEP 狀 態 的 CPU
R/W-0 U-0 R/W-0 U-0 U-0 R/W-0 U-0 U-0
UARTEN - USIDL - - ALTIO -
-
bit15 14 13 12 11 10 9 bit8
R/W-0 R/W-0 R/W-0 U-0 U-0 R/W-0 R/W-0 R/W-0
WAKE LPBACK
ABAUD - -
PDSEL1
PDSEL0
STSEL
bit7 6 5 4 3 2 1 bit0
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 21

Initialize the UART – 使 用 UART
相 關 的 Library
CloseUART1( (); /* Configure uart1 receive and transmit interrupt */
ConfigIntUART1 (UART_RX_INT_EN & UART_RX_INT_PR6 &
UART_TX_INT_DIS & UART_TX_INT_PR2);
/* Setup the Buad Rate Generator */
baudvalue = 95; //UxBRG = ( (FCY/Desired Baud Rate)/16) – 1
//UxBRG = ( (4000000/9600)/16-1) = 25
/* Configure UART1 module to transmit 8 bit data with one stopbit. Also Enable loopback mode */
U1MODEvalue = UART_EN & UART_IDLE_CON &
UART_DIS_WAKE & UART_DIS_LOOPBACK &
UART_DIS_ABAUD & UART_NO_PAR_8BIT &
UART_1STOPBIT & UART_ALTRX_ALTTX;
U1STAvalue = UART_INT_TX_BUF_EMPTY &
UART_TX_PIN_NORMAL &
UART_TX_ENABLE & UART_INT_RX_CHAR &
UART_ADR_DETECT_DIS &
UART_RX_OVERRUN_CLEAR;
OpenUART1(U1MODEvalue, U1STAvalue, baudvalue);
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 22

Initialize the UART – 直 接 寫 入 各
控 制 暫 存 器
void
{
UART1_Initial(void)
U1MODE = 0x8800 ;
U1STA = 0x2400 ;
U1BRG = 25 ; // Baud-Rate = 9600 when Fcy = 4M , BRGH = 0
Ctrl_U1RX = INPUT ;
Ctrl_U1TX = OUTPUT ;
}
• 優 點 : 簡 潔 , 不 需 參 考 預 先 定 義 好 的 參 數 項
• 缺 點 : 不 容 易 維 護 與 移 轉
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 23

Write data To UART1
• 使 用 Library 中 的 現 成 函 數 (uart.h)
putcUART1() , putcUART2()
putsUART1() , putsUART2()
WriteUART1() , WriteUART2()
• 使 用 printf() 函 數 (stdio.h)
Standard ANSI C syntax
Support the Float format
Extra code size
Heap Needed
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 24

Read data from UART1
• 使 用 Library 中 的 現 成 函 數 (uart.h)
getcUART1() , getcUART2()
getsUART1() , getsUART2()
ReadUART1() , ReadUART2()
DataRdyUART1()
DataRdyUART2()
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 25

Read data from UART1
• Suggest to use the Interrupt Method
Why? It is real time and can run with background
Set U1RXIE bit in IEC0 register
Set the U1RXIP to a higher interrupt priority
• U1RXIF – UART1 Receiver Interrupt Flag
It should be cleared in software routine
This doesn’t like the PIC18, nee to read the REREG to
clear the RCIF flag
Refer to the URXISEL control setting for receiver
FIFO depth selection in the U1STA Register
• URXDA – Receiver Buffer Data Available bit
1 : Receiver Data has unread buffer
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 26

Read data from UART1
• Using ReadUART1( )
unsigned int ReadUART1(void)
{
if(U1MODEbits.PDSEL == 3)
return (U1RXREG);
else
return (U1RXREG & 0xFF);
}
• Read receiver data from Interrupt
void _ISR _U1RXInterrupt(void)
{
Rec_Buffer = ReadUART1( ); // Read data from Receiver
FIFO
Rec_Flag = 1;
// Set the Received Flag
IFS0bits.U1RXIF = 0 ;
// Clear Interrupt Flag
}
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 27

UART 練 習
• 使 用 printf() 來 將 字 串 輸 出
• 使 用 printf() 將 浮 點 數 輸 出
• 使 用 MPLAB SIM 的 output window 來 觀 查 輸 出
必 需 設 定 Debugger -> Settings 中 的 UART IO 項 目
• 系 統 變 數 __C30_UART 可 以 被 更 改 來 指 定 printf() 的 輸
出 為 UART1 or UART2 !!
• 使 用 printf() 時 必 需 注 意 LINK30 的 HEAP 要 設 定
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 28

Build Options 的 設 定
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 29

Simulator Settings 的 設 定
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 30

SIM Uart1 的 輸 出 結 果
dsPIC Peripheral Module Training – RTC Taiwan
SLIDE 31