Elektronika 2009-11.pdf - Instytut SystemÃ³w Elektronicznych

More documents

Recommendations

Info

nież pasmo emisji od około 500 MHz do 1 GHz. Z dalszym wzrostem częstotliwości taktowania obserwowano zmniejszenie amplitud i liczby pików w widmie. Największą liczbę częstotliwości harmonicznych zanotowano przy taktowaniu z częstotliwością 25 MHz. Z porównania widma składowej E i składowej H nad ścieżkami i nad środkiem obudowy układu scalonego wynika, że charakter ich zmian w funkcji częstotliwości taktowania był bardzo podobny. Do częstotliwości taktowania 25…30 MHz obserwowano wzrost liczby, amplitudy i pasma emisji harmonicznych. Z dalszym wzrostem częstotliwości taktowania 30…50 MHz następowało zmniejszenie liczby i amplitudy harmonicznych oraz ograniczenie ich pasma. Największa liczba częstotliwości harmonicznych wystąpiła w widmach nad ścieżką masy natomiast najmniejszą odnotowano nad środkiem obudowy układu scalonego. Z przedstawionych pomiarów widm wynika, że najwięcej harmonicznych występowało w paśmie 200…700 MHz dla projektów mnożenia kombinacyjnego, podczas gdy dla projektów mnożenia sekwencyjnego pasmo to zawęża się do około 150…300 MHz. Pomiary prądów zasilania Pracujące układy scalone wytwarzają zaburzenia przewodzone i promieniowane. Obydwa rodzaje zaburzeń niosą ze sobą energię, której część zostaje zamieniona na energię cieplną oraz energię pola EM i bezpowrotnie utracona. Energia ta pochodzi z układu zasilania obwodu aplikacyjnego i może być wyznaczona na podstawie pomiarów prądu zasilania w funkcji częstotliwości taktowania - rys. 7. Wartości prądów zasilania narastały liniowo w funkcji częstotliwości taktowania we wszystkich badanych projektach układów scalonych. Wzrosty prądów zaczynały się od wartości 120 mA, którą uzyskano przy zerowej częstotliwości taktowania i przyjęto za wartość odniesienia. Prąd ten był wykorzystywany do zasilania podzespołów znajdujących się na płytce drukowanej obwodu aplikacyjnego, jak np. sygnalizacyjne diody LED. Dopiero prąd zasilania powyżej 120 mA był wykorzystany przez bramki logiczne matrycy cyfrowej do realizacji mnożenia. W projektach realizujących metodę mnożenia kombinacyjnego (comb) największy prąd zasilania w funkcji częstotliwości taktowania był pobierany przez projekt comb_no_io_speed. Nieco mniejszy prąd zasilania potrzebny był do pracy projektu comb_no_io_area. Te projekty układów scalonych wykorzystywały odpowiednio 13 448 i 12 552 bramki logiczne tj. największą ich liczbę z grona badanych, modelowych układów scalonych. Mniejsze wartości prądów zasilania były pobierane przez pozostałe projekty układów scalonych realizujące mnożenie metodą kombinacyjną i wykorzystujące proporcjonalnie mniejszą liczbę bramek logicznych. Podobne zależności pomiędzy wartościami prądów zasilania i liczbą wykorzystywanych bramek logicznych zaobserwowano w projektach układów scalonych realizujących metodę mnożenia sekwencyjnego. Projekty układów scalonych o największej liczbie bramek logicznych seq_no_io_area i seq_no_io_speed pobierały większe prądy zasilania niż projekty seq_area i seq_speed. Wynika stąd, że wartość prądu zasilania wzrasta z liczbą wykorzystanych bramek logicznych. Nie jest to jednak zależność wprost proporcjonalna, co zostało przedstawione w tab. 2. W kolumnie 2 zestawiono średnie wartości prądu przypadającego na jedną bramkę logiczną przy częstotliwości taktowania 50 MHz. Do obliczeń przyjęto prądy zasilania z rys. 7 pomniejszone o 120 mA (kolumna 4). Tab. 2. Średnia wartość prądu zasilania na jedną bramkę logiczną przy częstotliwości taktowania 50 MHz Tabl. 2. The averge values of power supply currens on one logic gate at the clock rate 50 MHz a) Projekt układu scalonego Prąd/bramka [mA] Liczba bramek Prąd zasilania [mA] Comb_area 3,8 9 453 36 Comb_area_replaced 3,9 9 453 37 Comb_speed 4,2 9 775 41 Comb_no_io_area 6,7 12 552 84 Comb_no_io_speed 8,1 13 448 109 Seq_area 11,2 3 404 38 b) Seq_speed 11,1 3 423 38 Seq_no_io_area 14,2 6 071 86 Seq_no_io_speed 14,3 7 145 102 Rys. 7. Prądy zasilania projektów układów scalonych w funkcji częstotliwości zegara: a) comb, b) seq Fig. 7. Power supply currents as a function of the lock frequency: a) comb, b) seq Największe wartości prądów na jedną bramkę logiczną odnotowano w projektach seq_no_io_area i seq_no_io_speed, które wykorzystywały prawie dwukrotnie mniejszą liczbę bramek logicznych niż projekty comb_no_io_area i comb_no_ io_speed. Z tabeli 2 wynika, że wyraźnie większe wartości prądu na jedną bramkę logiczną przypadały w projektach układów scalonych realizujących mnożenie metodą sekwencyjną niż kombinacyjną. Większe prądy na bramkę logiczną zaobserwowano jednak w projektach nie zawierających obsługę interfejsu szeregowego do transmisji danych pomiędzy matrycą i komputerem PC. Nie można zatem wniosko- 132 ELEKTRONIKA 11/2009
wać, że prąd zasilania pobierany przez matrycę cyfrową wzrastał wprost proporcjonalnie do liczby wykorzystywanych bramek logicznych. Zależał on raczej od sposobu realizacji zadania. W ramach kombinacyjnej metody mnożenia wykonuje się bowiem równoległe działania na bitach mnożonych liczb i dlatego w jednym takcie zegarowym było wykorzystywanych więcej bramek logicznych niż w projektach mnożenia metodą sekwencyjną. Konsekwencją takiego trybu pracy była mniejsza średnia wartość prądu zasilania, przypadająca na jedną bramkę logiczną. Można również przypuszczać, że w projektach realizujących metodę mnożenia kombinacyjnego, w jednym takcie zegarowym pracowała mniejsza liczba bramek logicznych niż w projektach realizujących metodę mnożenia sekwencyjnego. W projektach układów scalonych pobierających mniejszy prąd zasilania obserwowano niższy poziom generowanych zaburzeń niż w projektach zasilanych większym prądem. Wnioski Opracowano dwa projekty układów scalonych do mnożenia liczb metodą kombinacyjną i sekwencyjną, w których dokonano drobnych modyfikacji oraz zoptymalizowano je w procesie kompilacji pod kątem minimalizacji liczby bloków funkcjonalnych lub szybkości działania. W ten sposób uzyskano 9 różnych wersji projektów układów scalonych. Wykorzystywały one niewielką liczbę bloków logicznych (1…7%) w porównaniu z liczbą dostępnych w matrycy cyfrowej firmy Xilinx z rodziny Virtex, typu XCV 800, dzięki czemu można było rozlokować je na wiele sposobów. Projekty różniły się między sobą głównie liczbą wykorzystanych bramek logicznych i topografią aktywnych bloków logicznych w obszarze matrycy cyfrowej. Z przeprowadzonych pomiarów poziomu emisji składowej E i składowej H pola EM nad ścieżkami masy i zasilania obwodu aplikacyjnego oraz nad środkiem obudowy układu scalonego wynika, że nie zmieniał się on liniowo w funkcji częstotliwości taktowania. W zakresie częstotliwości taktowania około 10…30 MHz uzyskano prawie stały poziomu emisji pola EM. Ten przedział częstotliwości taktowania można wykorzystywać do optymalizacji poziomu generowanych zaburzeń na etapie projektowania układu scalonego i obwodu aplikacyjnego. Z dalszym wzrostem częstotliwości taktowania obserwowano szybkie narastanie poziomu emisji do wartości maksymalnej, którą osiągał w zakresie 40…45 MHz. Powyższym zmianom poziomu emisji pola EM towarzyszyło rozszerzanie się pasma częstotliwości harmonicznych składowych pola E i H, które po uzyskaniu maksimum, zawężało się wraz ze wzrostem częstotliwości taktowania. Obserwacje te wskazują na występowanie rezonansów w matrycy towarzyszących pracy badanych projektów układów scalonych w tym dość wysokim zakresie częstotliwości taktowania. W projektach układów scalonych o zwartym rozkładzie bloków logicznych, indukcyjność doprowadzeń na strukturze była według szacunków nawet kilkukrotnie mniejsza niż w projektach o rozrzuconych blokach logicznych na dużym obszarze matrycy cyfrowej. Wykorzystywały jednak one większą liczbę bramek logicznych oraz pobierały większy prąd zasilania. Większy był też poziom emisji składowej E i składowej H pola EM w funkcji częstotliwości taktowania, a w widmach wystąpiła większa liczba częstotliwości harmonicznych. Należy sądzić, że mała indukcyjność i rezystywność tych doprowadzeń oraz relatywnie duża liczba bramek logicznych skupionych w jednym miejscu matrycy cyfrowej były przyczyną powstania pętli prądowych w obwodzie zasilania, które zamykały się przez strukturę półprzewodnikową. Pętle te stały się skutecznym źródłem promieniowania (antenami) zaburzeń EM, o czym świadczył relatywnie duży poziom emisji zaburzeń oraz pobór prądu zasilania. Pomiary porównawcze prądów zasilania pobieranych przez testową matrycę cyfrową oraz emisje pól EM w wybranych miejscach układu scalonego i obwodu aplikacyjnego powinny być pomocne do optymalizacji poziomu emitowanych zaburzeń. Pomiary te mogą nawet stanowić wstępny sposób weryfikacji opracowywanego projektu układu scalonego ze względu na poziomy emisji zaburzeń EM. Literatura [1] Kołodziejski J. F., Szczęsny J.: Electromagnetic Emissions of Integrated Circuits and PCBs. IEEE EMC Newsletter, pp. 34-39, Spring Issue 2004. [2] Gong S. et al.: Packaging impact on switching noise in high-speed digital systems. IEE Proc. Circuits Devices Syst., vol. 145, no 6 , pp. 446-452, Dec. 1998. [3] Xilinx 5 Software Manuals Online, ISE 5.1i. [4] The Programmable Logic Data Book 1999, Xilinx Inc., 1999. [5] DataSource CD-ROM rev. 8 Q1-2003. [6] Dong X., Deng S., Beetner D., Hubing T.: The Influence of IC Power Bus Design and Floor Planning on High-Frequency Package Current, sent to IEEE Trans. EMC. [7] Szczęsny J., Kołodziejski J. F., Obrębski D.: Electromagnetic Emissions of Digital Circuits Implemented in Xilinx FPGAs 4025E and XCV 800. Electron Technology Internet Journal 36, 2, pp. 1- 6, 2004. Przypominamy o prenumeracie miesięcznika Elektronika na 2010 r. ELEKTRONIKA 11/2009 133
Page 5 and 6:
konstrukcje technologie zastosowani
Page 7 and 8:
Streszczenia artykułów • Summar
Page 9 and 10:
Page 11 and 12:
Page 13 and 14:
Medical pattern intelligent recogni
Page 15 and 16:
Fig. 2. Start graph Z and the set o
Page 17 and 18:
Both models are created of the basi
Page 19 and 20:
• in some cases in the methods of
Page 21 and 22:
4. Random operators: three types of
Page 23 and 24:
useful. In work [1] is stressed, th
Page 25 and 26:
Tabl. 1. Fuzzy sets of the objects,
Page 27 and 28:
In addition, one has to remember th
Page 29 and 30:
The correction of digital images ob
Page 31 and 32:
Tabl. 4. MD error before and after
Page 33 and 34:
tionship then determines which indi
Page 35 and 36:
this goal. A user’s public key au
Page 37 and 38:
a) will be or could be broken, or b
Page 39 and 40:
Ontology-based approach to scada sy
Page 41 and 42:
erarchy of vulnerability classes wi
Page 43 and 44:
and the set of tasks is divided int
Page 45 and 46:
tasks: T 0 , T 4 , T 5 , T 6 and T
Page 47 and 48:
According to presented function CSF
Page 49 and 50:
The efficient data authentication i
Page 51 and 52:
Fig. 3. Example run of three rounds
Page 53 and 54:
Fig. 2. Possible scenarios of data
Page 55 and 56:
e necessary, in worst case - also s
Page 57 and 58:
dicates the number of tasks at the
Page 59 and 60:
• information on their state come
Page 61 and 62:
• data regarding their identity (
Page 63 and 64:
k = 1, 2, ..., m and m is the numbe
Page 65 and 66:
more powerful statistical (algorith
Page 67 and 68:
Signal to Noise Ratio (PSNR). We pr
Page 69 and 70:
[23] W3C - Web Services Glossary -
Page 71 and 72:
Associated with every N-point M-dim
Page 73 and 74:
The SMS-B system architecture (Sour
Page 75 and 76:
Technika próżni i technologie pr
Page 77 and 78:
wniosku i w konsekwencji za rok 200
Page 79 and 80:
Poniżej przedstawiono krótki kome
Page 81 and 82:
Wspomnienie Edward Leja (1937-2009)
Page 83 and 84:
Zastosowanie technik immunoenzymaty
Page 85 and 86: z pasty węglowej, zaś odniesienia
Page 87 and 88: [33] Biani A., Centi S. Tombrlli S.
Page 89 and 90: Problemem bowiem w pracach instytut
Page 91 and 92: 1985 - Zdzisław Dorywalski 1986 -
Page 93 and 94: Rys. 4. Uroczyste wręczanie świad
Page 95 and 96: Imię i Nazwisko Patenty Wzory uży
Page 97 and 98: zadań określonych przez użytkown
Page 99 and 100: Ocena sugerowanych w ankiecie metod
Page 101: Zaprenumeruj wiedzę fachową 2010
Page 104 and 105: Radary pasywne - nowa technika radi
Page 106 and 107: c) stopniowo przesuwać jeden przeb
Page 108 and 109: W przypadku wykorzystania nadajnika
Page 110 and 111: kreślić to, że owale Cassiniego
Page 112 and 113: Dla każdego kierunku odbieranej fa
Page 114 and 115: chomych, które w ogólnym przypadk
Page 116 and 117: Rys. 19. Fragment zobrazowania SS3
Page 118 and 119: Zbigniew Czekała jest projektantem
Page 120 and 121: • wytypowaniu statków zobowiąza
Page 122 and 123: • używanie właściwego osprzęt
Page 124 and 125: W jednomodowym szklanym włóknie t
Page 126 and 127: Światłowody scyntylacyjne W środ
Page 128 and 129: Parametry materiałowe szklanego w
Page 130 and 131: 126 ELEKTRONIKA 11/2009
Page 132 and 133: Literatura [1] Yamane M., Asahara Y
Page 134 and 135: Rys.1. Przebiegi testowe na wyprowa
show all

Elektronika 2009-11.pdf - Instytut SystemÃ³w Elektronicznych

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?