You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
9.10 IC Data Sheets<br />
Circuit Descriptions, Abbreviation List, and IC Data Sheets <strong>LC7.1E</strong> PA 9. EN 77<br />
This section shows the internal block diagrams and pin layouts<br />
of ICs that are drawn as "black boxes" in the electrical diagrams<br />
(with the exception of "memory" and "logic" ICs).<br />
9.10.1 Diagram B04B, Type SVP CX32 (IC7202), Trident Video processor<br />
Block Diagram<br />
SDR<br />
16/32<br />
5 CVBS<br />
2 Chroma<br />
UMAC<br />
Memory Control<br />
Noise<br />
Reduction<br />
CRTC<br />
PC RGB x 1<br />
(up to SXGA 60Hz)<br />
Ypbpr x 2 (up to 1080i)<br />
Analog Mux<br />
ADC<br />
3D Video<br />
Decoder<br />
3D motion<br />
Deinterlacer<br />
6th<br />
Generation<br />
Scaler<br />
10bit Gama<br />
LCD Over<br />
Drive<br />
8bit Single<br />
LVDS Tx<br />
LVDS Out<br />
ASS/DSS<br />
Dynamic<br />
Contrast<br />
Sharpness<br />
Control<br />
CSC<br />
24bit Digital or 8/10 bit<br />
CCIR656/601<br />
Din_portD<br />
(24bit)<br />
VBI<br />
Slicer<br />
ICSC<br />
OSD<br />
Engine<br />
Color<br />
Management<br />
MCU<br />
Interface<br />
GPIO I2C PWM<br />
CVBS_OUT<br />
CVBS Out<br />
8/16 bit<br />
CPU bus<br />
GPIO<br />
I2C<br />
PWM<br />
External<br />
MCU<br />
Pin Configuration<br />
DQM0<br />
MD0<br />
MD1<br />
MD2<br />
MD3<br />
MD4<br />
MD5<br />
MD6<br />
MD7<br />
VSSM<br />
VDDM<br />
MD8<br />
MD9<br />
MD10<br />
MD11<br />
MD12<br />
MD13<br />
MD14<br />
MD15<br />
VSSC<br />
VDDC<br />
VSSM<br />
VDDM<br />
DQM1<br />
WE#<br />
CAS#<br />
RAS#<br />
CS0#<br />
BA0<br />
BA1<br />
MA11<br />
MA10<br />
MA0<br />
MA1<br />
MA2<br />
MA3<br />
VSSC<br />
VDDC<br />
MA4<br />
MA5<br />
MA6<br />
MA7<br />
MA8<br />
MA9<br />
CLKE<br />
MCK<br />
VSSM<br />
DQM2<br />
VDDM<br />
MD16<br />
MD17<br />
MD18<br />
TESTMODE<br />
AIN_HS<br />
AIN_VS<br />
VDDC<br />
VSSC<br />
CVBS_OUT2<br />
CVBS_OUT1<br />
AVSS_OUTBUF<br />
AVDD3_OUTBUF<br />
AVDD3_BG_ASS<br />
AVSS_BG_ASS<br />
AVDD3_ADC1<br />
CVBS1<br />
FS2<br />
FS1<br />
FB2<br />
FB1<br />
VREFP_1<br />
VREFN_1<br />
AVSS_ADC1<br />
AVDD_ADC1<br />
AVDD_ADC4<br />
AVSS_ADC4<br />
Y_G1<br />
Y_G2<br />
Y_G3<br />
PC_G<br />
VREFP_2<br />
VREFN_2<br />
AVDD_ADC2<br />
AVSS_ADC2<br />
PR_R1<br />
PR_R2<br />
PR_R3<br />
PC_R<br />
C<br />
AVDD_ADC3<br />
AVSS_ADC3<br />
AVDD3_AD2<br />
PB_B1<br />
PB_B2<br />
PB_B3<br />
PC_B<br />
PDVDD<br />
PDVSS<br />
PAVDD<br />
PAVSS<br />
XTALO<br />
XTALI<br />
PAVSS1<br />
MLF1<br />
PAVDD1<br />
157<br />
158<br />
159<br />
160<br />
161<br />
162<br />
163<br />
164<br />
165<br />
166<br />
167<br />
168<br />
169<br />
170<br />
171<br />
172<br />
173<br />
174<br />
175<br />
176<br />
177<br />
178<br />
179<br />
180<br />
181<br />
182<br />
183<br />
184<br />
185<br />
186<br />
187<br />
188<br />
189<br />
190<br />
191<br />
192<br />
193<br />
194<br />
195<br />
196<br />
197<br />
198<br />
199<br />
200<br />
201<br />
202<br />
203<br />
204<br />
205<br />
206<br />
207<br />
208<br />
156<br />
155<br />
154<br />
153<br />
152<br />
151<br />
150<br />
149<br />
148<br />
147<br />
146<br />
145<br />
144<br />
143<br />
142<br />
141<br />
140<br />
139<br />
138<br />
137<br />
136<br />
135<br />
134<br />
133<br />
132<br />
131<br />
130<br />
129<br />
128<br />
127<br />
126<br />
125<br />
124<br />
123<br />
122<br />
121<br />
120<br />
119<br />
118<br />
117<br />
116<br />
115<br />
114<br />
113<br />
112<br />
111<br />
110<br />
109<br />
108<br />
107<br />
106<br />
105<br />
SVP TM CX32<br />
1<br />
2<br />
3<br />
4<br />
5<br />
6<br />
7<br />
8<br />
9<br />
10<br />
11<br />
12<br />
13<br />
14<br />
15<br />
16<br />
17<br />
18<br />
19<br />
20<br />
21<br />
22<br />
23<br />
24<br />
25<br />
26<br />
27<br />
28<br />
29<br />
30<br />
31<br />
32<br />
33<br />
34<br />
35<br />
36<br />
37<br />
38<br />
39<br />
40<br />
41<br />
42<br />
43<br />
44<br />
45<br />
46<br />
47<br />
48<br />
49<br />
50<br />
51<br />
52<br />
.<br />
104<br />
103<br />
102<br />
101<br />
100<br />
99<br />
98<br />
97<br />
96<br />
95<br />
94<br />
93<br />
92<br />
91<br />
90<br />
89<br />
88<br />
87<br />
86<br />
85<br />
84<br />
83<br />
82<br />
81<br />
80<br />
79<br />
78<br />
77<br />
76<br />
75<br />
74<br />
73<br />
72<br />
71<br />
70<br />
69<br />
68<br />
67<br />
66<br />
65<br />
64<br />
63<br />
62<br />
61<br />
60<br />
59<br />
58<br />
57<br />
56<br />
55<br />
54<br />
53<br />
MD19<br />
MD20<br />
MD21<br />
MS22<br />
MD23<br />
VSSM<br />
VDDM<br />
VSSC<br />
VDDC<br />
MD24<br />
MD25<br />
MD26<br />
MD27<br />
MD28<br />
MD29<br />
MD30<br />
MD31<br />
DQM3<br />
RESET<br />
V5SF<br />
ALE<br />
A_D0<br />
A_D1<br />
A_D2<br />
A_D3<br />
A_D4<br />
A_D5<br />
A_D6<br />
A_D7<br />
VSSC<br />
VDDC<br />
VSSH<br />
VDDH<br />
ADDR7<br />
ADDR6<br />
ADDR5<br />
ADDR4<br />
ADDR3<br />
ADDR2<br />
ADDR1<br />
ADDR0<br />
RD#<br />
WR#<br />
CS<br />
GPIO0<br />
GPIO1<br />
SDA<br />
SCL<br />
INTN<br />
PWM0<br />
VSSC<br />
VDDC<br />
r<br />
PAVSS2<br />
PLF2<br />
PAVDD2<br />
ADVDD33<br />
AVSS33_1<br />
AVSS33_2<br />
VM<br />
R<br />
G<br />
B<br />
IRSET<br />
AVDD33<br />
AVSS33_3<br />
HSG<br />
VSG<br />
HSD<br />
HFLB<br />
FBLANK<br />
DP_HS<br />
DP_VS<br />
DP_DE_FLD<br />
VDDC<br />
VSSC<br />
DP23<br />
DP22<br />
DP21<br />
DP20<br />
DP19<br />
VDDH<br />
VSSH<br />
DP18<br />
DP17<br />
DP16<br />
DP15<br />
DP14<br />
DP13<br />
DP12<br />
DP_CLK<br />
DP11<br />
DP10<br />
DP9<br />
VDDC<br />
VSSC<br />
DP8<br />
DP7<br />
DP6<br />
DP5<br />
DP4<br />
DP3<br />
DP2<br />
DP1<br />
DP0<br />
G_16860_042.eps<br />
220207<br />
Figure 9-11 Internal block diagram and pin configuration
Change language