24531904_j
24531904_j 24531904_j
MOVLHPS—Move Low to High Packed Single-FP オペコード 命令 説明 OF,16,/r MOVLHPS xmm1, xmm2 下位の 2 つの単精度オペランドを表す 64 ビットを、xmm2 から xmm1 レジスタの上位の 2 つのフィールドに移動す る。 操作 // move instruction xmm1[127-64] = xmm2[63-0]; xmm1[63-0] = xmm1[63-0]; 説明 ソース ・ レジスタxmm2 の下位 64 ビッ トが、 128 ビット ・レジスタxmm1 の上位 64 ビッ トにロードされ、 xmm1 の下位 64 ビッ トはそのまま残される。 FP 例外 なし。 数値例外 なし。 保護モード例外 #UD CR0.EM = 1 の場合。 #NM CR0 の TS ビ ッ ト がセ ッ ト さ れた場合。 #UD CRCR4.OSFXSR ( ビッ ト 9) = 0 の場合。 #UD CPUID.XMM (EDX ビッ ト 25) = 0 の場合。 実アドレス・モード例外 #UD CR0.EM = 1 の場合。 #NM CR0 の TS ビ ッ ト がセ ッ ト さ れた場合。 #UD CRCR4.OSFXSR ( ビッ ト 9) = 0 の場合。 #UD CPUID.XMM (EDX ビッ ト 25) = 0 の場合。 仮想 8086 モード例外 実ア ド レ ス ・ モー ド と 同じ例外。 追加の Itanium ベース・システム環境例外 Itanium アーキテクチャ ・ レジスタ ・ フォルト 浮動小数点レ ジ ス タ無効フ ォ ル ト (PSR.dfl が 1 の場合 )。 3:932 第 3 巻 : IA-32 ストリーミング SIMD 拡張命令リファレンス
MOVLHPS—Move Low to High Packed Single-FP ( 続き ) コメント MOVLHPS でのリピート ・プリフィックス(F2H,F3H) およびオペランド ・サイズ ・ プリ フィックス(66H) の使用は予約済みである。 これら のプ リ フ ィ ッ ク スの処理は、 プロ セッサによって変わる可能性がある。 MOVLHPS でこれらのプリフ ィ ックスを使用する と、 将来のプロセッサとの互換性を損なうおそれがある。 第 3 巻 : IA-32 ストリーミング SIMD 拡張命令リファレンス 3:933
- Seite 894 und 895: CMPSS—Scalar Single-FP Compare (
- Seite 896 und 897: CMPSS—Scalar Single-FP Compare (
- Seite 898 und 899: COMISS—Scalar Ordered Single-FP C
- Seite 900 und 901: CVTPI2PS—Packed Signed INT32 to P
- Seite 902 und 903: CVTPS2PI—Packed Single-FP to Pack
- Seite 904 und 905: CVTPS2PI—Packed Single-FP to Pack
- Seite 906 und 907: CVTSI2SS—Scalar Signed INT32 to S
- Seite 908 und 909: CVTSS2SI—Scalar Single-FP to Sign
- Seite 910 und 911: CVTTPS2PI—Packed Single-FP to Pac
- Seite 912 und 913: CVTTSS2SI—Scalar Single-FP to Sig
- Seite 914 und 915: DIVPS—Packed Single-FP Divide オ
- Seite 916 und 917: DIVSS—Scalar Single-FP Divide オ
- Seite 918 und 919: FXRSTOR—Restore FP and Intel ® M
- Seite 920 und 921: FXRSTOR—Restore FP And Intel ® M
- Seite 922 und 923: FXSAVE—Store FP and Intel ® MMX
- Seite 924 und 925: FXSAVE—Store FP and Intel ® MMX
- Seite 926 und 927: FXSAVE—Store FP and Intel ® MMX
- Seite 928 und 929: LDMXCSR—Load Streaming SIMD Exten
- Seite 930 und 931: MAXPS—Packed Single-FP Maximum
- Seite 932 und 933: MAXSS—Scalar Single-FP Maximum
- Seite 934 und 935: MINPS—Packed Single-FP Minimum
- Seite 936 und 937: MINSS—Scalar Single-FP Minimum
- Seite 938 und 939: MOVAPS—Move Aligned Four Packed S
- Seite 940 und 941: MOVHLPS—Move High to Low Packed S
- Seite 942 und 943: MOVHPS—Move High Packed Single-FP
- Seite 946 und 947: MOVLPS—Move Low Packed Single-FP
- Seite 948 und 949: MOVMSKPS—Move Mask To Integer オ
- Seite 950 und 951: MOVSS—Move Scalar Single-FP オ
- Seite 952 und 953: MOVUPS—Move Unaligned Four Packed
- Seite 954 und 955: MOVUPS—Move Unaligned Four Packed
- Seite 956 und 957: MULPS—Packed Single-FP Multiply (
- Seite 958 und 959: MULSS—Scalar Single-FP Multiply (
- Seite 960 und 961: ORPS—Bit-wise Logical OR for Sing
- Seite 962 und 963: RCPPS—Packed Single-FP Reciprocal
- Seite 964 und 965: RCPSS—Scalar Single-FP Reciprocal
- Seite 966 und 967: RSQRTPS—Packed Single-FP Square R
- Seite 968 und 969: RSQRTSS—Scalar Single-FP Square R
- Seite 970 und 971: SHUFPS—Shuffle Single-FP ( 続き
- Seite 972 und 973: SQRTPS—Packed Single-FP Square Ro
- Seite 974 und 975: SQRTSS—Scalar Single-FP Square Ro
- Seite 976 und 977: STMXCSR—Store Streaming SIMD Exte
- Seite 978 und 979: SUBPS—Packed Single-FP Subtract
- Seite 980 und 981: SUBSS—Scalar Single-FP Subtract
- Seite 982 und 983: UCOMISS—Unordered Scalar Single-F
- Seite 984 und 985: UNPCKHPS—Unpack High Packed Singl
- Seite 986 und 987: UNPCKLPS—Unpack Low Packed Single
- Seite 988 und 989: XORPS—Bit-wise Logical Xor for Si
- Seite 990 und 991: PAVGB/PAVGW—Packed Average オペ
- Seite 992 und 993: PAVGB/PAVGW—Packed Average ( 続
MOVLHPS—Move Low to High Packed Single-FP ( 続き )<br />
コメント<br />
MOVLHPS でのリピート ・プリフィックス(F2H,F3H) およびオペランド ・サイズ ・ プリ<br />
フィックス(66H) の使用は予約済みである。 これら のプ リ フ ィ ッ ク スの処理は、 プロ<br />
セッサによって変わる可能性がある。 MOVLHPS でこれらのプリフ ィ ックスを使用する<br />
と、 将来のプロセッサとの互換性を損なうおそれがある。<br />
第 3 巻 : IA-32 ストリーミング SIMD 拡張命令リファレンス 3:933
Change language