24531904_j

INVLPG—Invalidate TLB Entry
オペコード 命令 説明
0F 01/7 INVLPG m m があるページの TLB エントリを無効にする。
説明
ソース ・ オペランドで指定されたトランスレーション ・ルックアサイド ・バッファ
(TLB) のエン ト リ を無効化 ( フラッシュ ) する。 ソース ・ オペラン ド は、 メモリ ・ アド レ
スである。 プロセッサは、 そのアドレスが含まれるページを判定し、 そのページのTLB
エン ト リ をフラ ッ シュする。
INVLPG 命令は特権命令である。 プロセ ッ サが保護モー ド で動作している場合は、 この
命令を実行するには、 プログラムまたはプロシージャの CPL が 0 でなければならない。
こ の命令はプ ロセ ッ サのモデルに も 依存する。 今後の イ ン テル ・ アー キテ ク チ ャ ・ プ ロ
セ ッ サでは、 こ の命令の機能が異なる可能性がある。
通常、 INVLPG 命令は指定 さ れたペー ジの TLB エン ト リだけをフラ ッ シュするが、 場合
によっては TLB 全体を フ ラ ッ シ ュ する と き も ある。
操作
IF Itanium System Environment THEN IA-32_Intercept(INST,INVLPG);
Flush(RelevantTLBEntries);
Continue (* Continue execution);
影響を受けるフラグ
なし。
追加の Itanium ベース・システム環境例外
IA-32_Intercept 強制命令イ ン タ ー セプ ト ・ フ ォ ル ト 。
保護モード例外
#GP(0) 現行特権レベルが 0 でない場合。
#UD オペラ ン ド が レ ジ ス タ である場合。
実アドレス・モード例外
なし。
仮想 8086 モード例外
#GP(0) INVLPG 命令は仮想 8086 モ ー ド で実行で き ない。
インテル・アーキテクチャにおける互換性
この命令は、 Intel486 プロセッサよ り以前のインテル ・ アーキテクチャ ・ プロセッサでは
サポー ト されていない。
第 3 巻 : IA-32 基本命令リファレンス 3:599