24531904_j

CPUID—CPU Identification ( 続き )
バー ジ ョ ン情報に は、 イ ン テル ・ ア ー キテ ク チ ャ 拡張フ ァ ミ リ 識別子、 拡張モデル識別
子、 イ ン テル ・ アー キテ ク チ ャ ・ フ ァ ミ リ 識別子、 モデル識別子、 ス テ ッ ピ ン グ ID が含
まれる。
以前の イ ンテル ・ アー キテ ク チ ャ ・ プ ロ セ ッ サの識別に関する詳細は、 イ ン テル ・ アプ
リケーション・ノート 485、 『インテル ® プロセッサの識別と CPUID 命令』 を参照の こ
と。 インテルでは、 必要に応じて、 ステッピング ID に関する情報を公表する。
機能フ ラ グが 1 にセッ ト されているのは、 対応する機能がサポー ト されている こ と を示
す。 各機能フラグを正しく解釈するためには、 ソフトウェアはインテルをベンダーとし
て識別する必要がある。
注 : Itanium ベース ・ システム環境内では使用できない IA-32 シ ス テ ム環境機能に も 、
Itanium ベース ・ システム環境内で IA-32 システム環境機能ビットがセッ ト される場
合がある。
表 1-5. EDX レジスタに返される機能フラグ
ビット IA-32 システム環境機能
0 FPU - オンチップ浮動小数
点ユニット
Itanium ベース・
システム環境機能
第 3 巻 : IA-32 基本命令リファレンス 3:441
説明
使用可能 プロセッサは FPU を搭載し、Intel387 命令セットを実行す
る。
1 VME - 仮想 8086 モード強化 使用可能 プロセッサは、以下の仮想 8086 モード強化項目をサポー
トする。
CR4.VME ビットにより仮想 8086 モード拡張がイネー
ブルにされる。
CR4.PVI ビットにより保護モード仮想割り込みがイ
ネーブルにされる。
3 PSE - ページ・サイズ拡張 使用不可
インテル Itanium アーキ
テクチャのページング
は、広範囲にわたるペー
ジ・サイズをサポートす
る。
4 TSC - タイム・スタンプ・
カウンタ
5 MSR - モデル固有レジスタ 使用不可
PAL インタフェースを使
用して、モデル固有の機
能をプログラミングす
る。
6 PAE - 物理アドレス拡張 使用不可
Itanium アーキテクチャ
は、32 ビットを超える
物理アドレス指定を常に
サポートする。
ソフトウェア・インダイレクション・ビットマップに
よる TSS の拡張。
EFLAGS.VIF ビット仮想割り込み可能フラグ。
EFLAGS.VIP ビット仮想割り込み可能未処理フラグ。
プロセッサは、ページ・サイズ拡張をイネーブルにするた
めの CR4.DE ビット、ページ・ディレクトリ・エントリ
(PDE)、ページ・ディレクトリ・エントリ、ページ・テー
ブル・エントリ (PTE) の修正済みビットを含めて、4 M バ
イト・ページをサポートする。
使用可能 プロセッサは、CPL と連携して、タイム・スタンプ・カウ
ンタ読み取り可能 / 不可能を制御する CR4.TSD ビットを
含めて、RDTSC ( タイム・スタンプ・カウンタ読み取り )
命令をサポートする。
プロセッサは、RDMSR ( モデル固有レジスタ読み取り ) お
よび WRMSR ( モデル固有レジスタ書き込み ) 命令をサ
ポートする。
プロセッサは、32 ビットを超える物理アドレス、拡張ペー
ジ・テーブル・エントリ・フォーマット、ページ変換テー
ブル内の特別レベル、2 M バイト・ページをサポートす
る。CR4.PAE ビットによりこの機能がイネーブルにされ
る。アドレス・ビット数はインプリメンテーション固有。