24531904_j

図 1-1. BIT[EAX,21] のビット・オフセット
BitBase がメモリ ・ アド レスである場合は、 BitOffset の存在可能な範囲は -2G ビット
から 2G ビッ トまでである。 アドレス指定されるビッ トには、 アドレス(BitBase +
(BitOffset DIV 8)) のバイ ト 内の番号 (Offset MOD 8) が与え られる。 ただし、 DIV は負
の無限大に向か う丸めを伴う符号付き除算であ り、 MOD は正の数値を返す。 図 1-2
に、 こ の操作の図解を示す。
図 1-2. メモリ・ビットのインデックス操作
1.2.3 影響を受けるフラグ
「影響を受けるフ ラグ」 の項には、命令の影響を受ける EFLAGS レジスタのフラグを示す。
フラグはクリアされたときは 0 に等し く 、 セ ッ ト された と き は 1 に等しい。 算術演算およ
び論理演算命令は、通常、一定の方法で値をス テ ー タ ス・ フ ラ グに代入する ( 詳細は 『IA-32
インテル ® アー キ テ ク チ ャ ・ ソ フ ト ウ ェ ア ・ デ ィ ベロ ッ パ ー ズ ・ マニ ュ アル、 上巻』 付録
A 「EFLAGS クロス・ リファレンス」 を参照のこ と )。 「操作」 の項では、 非従来型の代入
について説明してい る。 未定義 と して示してい る フ ラ グの値は、 不確定な方法で変更 さ れ
る場合がある。 記載されていないフ ラグは命令に よ って変更されない。
1.2.4 影響を受ける FPU フラグ
31
21
7 5 0 7
0
BitBase + 1
BitOffset = 21
7 0 7
0 7 5
BitBase
BitOffset = +13
BitBase BitBase − 1
BitBase − 1
BitOffset = −11
浮動小数点命令については、 「影響を受け る FPU フ ラ グ」 の項があ り 、 そ こ で、 各命令が
FPU ステータス・ワー ドの 4 つの条件 コ ー ド ・ フ ラ グに ど の よ う に影響を与え る かを説明
している。
3:378 第 3 巻 : IA-32 基本命令リファレンス
7
BitBase − 2
0
0
0