24531904_j

ptc.e ─ トランスレーション・キャッシュ・エントリのパージ
(Purge Translation Cache Entry)
書式 : (qp) ptc.er 3 M47
説明 : ローカル ・ プロセッサの命令トランスレーション ・ キャ ッシュとデータ ・ ト ランスレー
ション・キャッシュから、 1 つ以上の変換エン ト リ がパー ジ される。 ト ランスレ ーシ ョ
ン・レジスタとVHPT は変更されない。
パージされる ト ランスレーション ・ キャ ッシュ ・ エント リの数は、 プロセッサによって
異な る。 一部のプ ロ セ ッ サでは、 PTC.e を 1 回反復するだけで、 ト ランスレーション ・
キャッシュ階層のすべてのレベルがパージされる。 その他のプロセッサでは、 命令トラ
ンスレーシ ョ ン ・ キャ ッシュ とデータ ・ ト ランスレーシ ョ ン ・ キャ ッシュのすべてのレ
ベル、 セッ ト、 アソシアティブをフラッシュするには、 ptc.e を数回反復する必要があ
る。 GR r3 は、 各反復に関連する、 プ ロ セ ッ サ固有のパ ラ メ ー タ を指定す る。
以下のループは、 すべてのプロセ ッサ ・ モデルで、 ト ランスレーシ ョ ン ・ キ ャ ッ シ ュ全
体をフラッシュするよ うに定義されている。 ソフ ト ウェアは、 プロシージャ ・ インタ
フェースを介してアクセスされる、 プロセッサに依存するレイヤを介して、 パラメータ
を取得す る。 ル ー プの実行中に、 選択 さ れた領域レ ジ ス タ の状態が変更 さ れてはな ら な
い。
disable_interrupts();
addr = base;
for (i = 0; i < count1; i++) {
for (j = 0; j < count2; j++) {
ptc.e(addr);
addr += stride2;
}
addr += stride1;
}
enable_interrupts();
操作 : if (PR[qp]) {
if (PSR.cpl != 0)
privileged_operation_fault(0);
if (GR[r 3 ].nat)
register_nat_consumption_fault(0);
tlb_purge_translation_cache(GR[r 3 ]);
}
割り込み : 特権操作フ ォ ル ト レ ジ ス タ NaT 参照フ ォ ル ト
シリアル化 : ソ フ ト ウ ェ アは、 パ ー ジ に依存す る デー タ ・ ア ク セス ま たは非ア ク セス参照を発行す る
前に、 デ ー タ のシ リ アル化操作を発行して、 パ ー ジ を完了しなければな ら ない。 ま た、
ソ フ ト ウ ェ アは、 パ ー ジ に依存す る命令を フ ェ ッ チす る前に、 命令のシ リ アル化操作を
発行しなければな ら ない。
3:204 第 3 巻 : 命令リファレンス
ptc.e