24531904_j

4-45 オペコード 1 のシステム / メモリ管理の 6 ビット・オペコード拡張...................................3:317
4-46 各種の M ユニット 1 ビット・オペコード拡張 .....................................................................3:321
4-47 IP 相対分岐タイプ.................................................................................................................3:321
4-48 間接 / その他の分岐のオペコード拡張 ..................................................................................3:322
4-49 間接分岐タイプ .....................................................................................................................3:322
4-50 間接リターン分岐タイプ.......................................................................................................3:323
4-51 シーケンシャル・プリフェッチ・ヒント・コンプリータ ....................................................3:323
4-52 分岐有無ヒント・コンプリータ ............................................................................................3:323
4-53 間接コール有無ヒント・コンプリータ .................................................................................3:324
4-54 分岐キャッシュ割り当て解除ヒント・コンプリータ............................................................3:324
4-55 間接予測 /nop のオペコード拡張 ..........................................................................................3:326
4-56 分岐重要度ヒント・コンプリータ ........................................................................................3:326
4-57 IP 相対分岐有無予測ヒント・コンプリータ .........................................................................3:326
4-58 間接分岐有無予測ヒント・コンプリータ..............................................................................3:327
4-59 その他の浮動小数点の 1 ビット・オペコード拡張 ...............................................................3:328
4-60 オペコード 0 のその他の浮動小数点の 6 ビット・オペコード拡張......................................3:329
4-61 オペコード 1 のその他の浮動小数点の 6 ビット・オペコード拡張......................................3:329
4-62 逆数近似の 1 ビット・オペコード拡張 .................................................................................3:330
4-63 浮動小数点ステータス・フィールド・コンプリータ............................................................3:330
4-64 浮動小数点算術の 1 ビット・オペコード拡張 ......................................................................3:330
4-65 固定小数点の積和および選択のオペコード拡張...................................................................3:330
4-66 浮動小数点比較のオペコード拡張 ........................................................................................3:332
4-67 浮動小数点分類の 1 ビット・オペコード拡張 ......................................................................3:332
4-68 各種の M ユニット 1 ビット・オペコード拡張 .....................................................................3:337
4-69 その他の X ユニットの 3 ビット・オペコード拡張 ..............................................................3:338
4-70 その他の X ユニットの 6 ビット・オペコード拡張 ..............................................................3:338
4-71 ロング型移動の 1 ビット・オペコード拡張..........................................................................3:339
4-72 ロング型分岐タイプ ..............................................................................................................3:339
4-73 各種の M ユニット 1 ビット・オペコード拡張 .....................................................................3:340
4-74 即値の生成 ............................................................................................................................3:341
5-1 依存関係のセマンティックスのコード .................................................................................3:345
5-2 リソース別に編成した RAW の依存関係 ..............................................................................3:347
5-3 リソース別に編成した WAW の依存関係 .............................................................................3:354
5-4 リソース別に編成した WAR の依存関係 ..............................................................................3:358
5-5 命令クラス ............................................................................................................................3:361
第 II 部 : IA-32 命令セットの説明
1-1 +rb、+rw、+rd に対応するレジスタのコード化 ...................................................................3:373
1-2 例外のニーモニック、名称、およびベクタ番号...................................................................3:379
1-3 浮動小数点例外のニーモニックおよび名称 ..........................................................................3:380
1-4 CPUID 命令から返される情報 ..............................................................................................3:440
1-5 EDX レジスタに返される機能フラグ....................................................................................3:441
1-6 FPATAN の 0 と NaN ............................................................................................................3:514
1-7 FPREM の 0 と NaN..............................................................................................................3:516
1-8 FPREM1 の 0 と NaN............................................................................................................3:519
1-9 FSUB の 0 と NaN.................................................................................................................3:548
1-10 FSUBR の 0 と NaN ..............................................................................................................3:551
1-11 FYL2X の 0 と NaN ...............................................................................................................3:565
1-12 FYL2XP1 の 0 と NaN ...........................................................................................................3:567
1-13 IDIV オペランド ....................................................................................................................3:570
1-14 INT クラス.............................................................................................................................3:586
xi