8 Digital-Analog-Umsetzer (DAU)

Digitaltechnik II 8 Digital-Analog-Umsetzer Seite 8 - 1
Lernziele
In diesem Kapitel werden Digital-Analog-Umsetzer behandelt. Sie erfahren die wichtigsten
technischen Merkmale und die elektronischen Grundschaltungen dieser Umsetzer. Einsatzbereiche
sowie wichtige Anwendungen werden vorgestellt.
8 Digital-Analog-Umsetzer (DAU)
Ein Digital-Analog-Umsetzer (DAU) hat die Aufgabe, digital vorliegende Meßwerte, also Zahlen,
in eine analoge Größe (meist Spannung oder Strom) umzusetzen. Derartige Funktionen werden
beispielsweise bei der analogen Anzeige von Meßwerten benötigt. (Beispiel: grafische Ausgabe
auf Bildschirm in Form von symbolischen Zeigerskalen).
Da die Funktionsprinzipien von DAU erheblich einfacher sind als jene von Analog-Digital-
Umsetzern (ADU), werden zunächst die DAU behandelt. Hinzu kommt die Besonderheit, daß
einige der ADU-Grundschaltungen einen internen DAU enthalten. Die verschiedenen Prinzipien
für Digital-Analog-Umsetzer lassen sich ganz allgemein in folgende Gruppen einteilen:
(1) DAU nach dem Parallelverfahren
Die Anzahl der notwendigen Spannungsnormale richtet sich nach der möglichen Zahl digitaler
Werte. Das Verfahren ist aus diesem Grund sehr aufwendig und daher kaum gebräuchlich.
(2) DAU nach dem Wägeprinzip
Hierbei werden verschiedene Referenzspannungen benutzt, die in vorgegebener Weise (meist
2-er oder 10-er Stufung) abgestuft sind, z.B. URef, URef/2, URef/4,.... Aus praktischen Gründen
werden meist nur eine Referenzspannung sowie genau abgestufte Widerstände oder
entsprechende Widerstandsnetzwerke (Kettenleiter) benutzt.
In der praktischen Ausführung finden sich meist DAU-Schaltungen, die nach dem Wägeprinzip
arbeiten.
8.1 Statische und dynamische Parameter von DAU
Ein DAU kann -unabhängig von seiner speziellen Technik- mit wenigen statischen Parametern
beschrieben werden. Hierbei wird vorausgesetzt, daß sich der digitale Wert am Eingang des
DAU während des Umsetzungsvorganges nicht ändert. Die dynamischen Kenngrößen
hingegen beschreiben DAU unter Einfluß schnell veränderlicher Digitalwerte am Eingang sowie
das Zeitverhalten bezüglich der Bildung einer analogen Ausgangsgröße. Folgende Parameter
sind besonders wichtig:
• Übertragungsfunktion
• Auflösung
• Nichtlinearität
• Umsetzungs- oder Einschwingzeit (Settling Time)
Die Übertragungsfunktion
Bild 8.1 zeigt die idealisierte Übertragungsfunktion Ua = f(Z) eines DAU, wobei der Wertebereich
für Z (000 ≤ Z ≤ 111) mit 3 Bitstellen spezifiziert wurde. Es sind also 2 3 = 8 verschiedene
Meßwerte darstellbar, die Auflösung beträgt 3 bit. Auf der Abszisse (x-Achse) sind die
verschiedenen digitalen Zahlencodes aufgetragen, die Ordinate (y-Achse) läßt die
zugeordneten Werte der analogen Ausgangsgröße (hier Spannung) erkennen.
Prof. Dr. -Ing. G. Biethan Fassung 1.03 vom 01.10.2003

Digitaltechnik II 8 Digital-Analog-Umsetzer Seite 8 - 2
Bild 8.1 Idealisierte Übertragungsfunktion eines 3-bit DAU
Zu beachten ist, daß die Skalierung nicht auf absolute Größen, sondern auf den maximalen
Skalierungswert UFS bzw. IFS bezogen wird. Hierdurch ist es möglich, den DAU ganz
unabhängig von der gewählten Quantisierungsgröße ULSB bzw. ILSB zu beschreiben. Die Werte
UFS bzw. IFS sind nicht erreichbar, bei der Auslegung einer Schaltung ist zu berücksichtigen, daß
die maximal erreichbaren Spannungs- oder Stromwerte immer um eine Quantisierungseinheit
niedriger sind als UFS bzw. IFS. Im Beispiel (Bild 8.1) ist somit der größte erreichbare
Spannungspegel 7/8 · UFS.
Die Auflösung
Mit diesem Begriff wird der Betrag der kleinsten möglichen Änderung des Ausgangssignals
gekennzeichnet, der durch die Änderung des Eingangscodewortes um ein LSB (Least
Significant Bit) erzeugt wird. Ein DAU besitzt eine Auflösung von
ULSB = 2 -n · UFS bzw. ILSB = 2 -n · IFS (8.1)
mit einem n-bit Eingangscode. Dieser Wert entspricht auch der Quantisierungsgröße ULSB bzw.
ILSB. Bei den Umsetzern hat es sich allerdings durchgesetzt, die Auflösung in bit anzugeben. Die
maximal erreichbare analoge Ausgangsgröße Uamax bzw. Iamax eines DAU ergibt sich allgemein
demnach zu
Uamax = (2 n - 1)·ULSB bzw. Iamax = (2 n - 1)·ILSB
Beispiel: UFS = 10,24 V , n = 8 bit
Nichtlinearität
(8.2)
ULSB = 10,24 · 2 -8 V = 10,24 / 256 V = 0,04 V = 40 mV
Uamax = (2 n - 1) · ULSB = (2 8 - 1) · 0,04 V
Uamax = 10,2 V
Prof. Dr. -Ing. G. Biethan Fassung 1.03 vom 01.10.2003

Digitaltechnik II 8 Digital-Analog-Umsetzer Seite 8 - 3
Die in Bild 8.1 gezeichnete ideale Übertragungsfunktion wird bei der technischen Schaltung
eines DAU aufgrund von Abweichungen, Bauelementestreuungen, Temperatureinflüssen und
ähnlichen Effekten nie erreichbar sein. In der Praxis werden sich die Eckpunkte der
Treppenfunktion nicht auf einer Geraden, sondern auf einer gekrümmten Linie befinden. Deren
Abweichungen von der Geraden kennzeichnen die Nichtlinearität des Umsetzers. Als
Linearitätsfehler wird die maximale Abweichung bezeichnet, die Angabe erfolgt in Promille
(Prozent) von UFS bzw. IFS. Auch hier hat sich durchgesetzt, den Fehler auf die
Quantisierungsgröße ULSB zu beziehen. Bei der Anwendung von DAU sollte beachtet werden,
daß vor allem der Linearitätsfehler die Genauigigkeit des Umsetzers beeinträchtigt. Es wäre
nicht sehr zweckmäßig, beispielsweise einen 16-bit DAU einzusetzen, dessen Linearitätsfehler
die vier niederwertigsten Bitstellen beträfe. Die Auflösung wäre zwar mit 16 bit recht hoch, die
Genauigkeit würde sich allerdings auf 12 bit beschränken.
Umsetzungszeit (Settling Time)
Mit diesem Parameter, der auch als Einschwingzeit bezeichnet wird, kennzeichnet man das
dynamische Verhalten eines DAU. Es ist die Zeit, die notwendig ist, um am Ausgang des DAU
nach dem Anlegen eines digitalen Eingangscodes den Endwert mit einer Abweichung von ±
1/2 LSB zu erreichen. Sehr kurze Umsetzungszeiten sind erforderlich für schnelle Vorgänge
(Beispiel: Video-DAU für hochwertige Bildschirmgrafik. Technische DAU besitzen Umsetzungszeiten
zwischen einigen hundert µs bis hin zum Sub-Nanosekundenbereich:
100 ps < ts < 100 µs.
Da sehr schnelle Umsetzer eine besonders aufwendige Schaltungstechnik voraussetzen, liegen
die meisten DAU-Schaltungen im mittleren Geschwindigkeitsbereich (10 ns < ts < 1 µs).
8.2 DAU-Grundschaltungen
Bei den DAU hat sich eine gewisse Standardisierung herausgebildet. Diese ist gekennzeichnet
durch die praktischen Erfordernisse, Schaltungen hoher Auflösung und Genauigkeit mit
vertretbarem Aufwand zu fertigen. Da die Realisierung hochgenauer Spannungs- oder
Stromquellen als Referenzelemente besonders schwierig ist, gelangt üblicherweise nur eine
Referenzspannung zur Anwendung. Die übrigen Spannungs- und Stromwerte erhält man mit
Hilfe von geschickt dimensionierten Teilerketten und Widerstandsnetzen. Aufgrund der
extremen Toleranzforderungen ist ein Abgleich (häufig mit Hilfe von Laserstrahlen) der
Elemente notwendig. Da diese Prozesse bei monolithisch integrierten Schaltungen große
Fertigungsprobleme bereiten, haben in diesem Bereich erweiterte Schaltungen mit
automatischem Selbstabgleich stark an Bedeutung gewonnen. In den folgenden Abschnitten
werden die wichtigsten Schaltungsprinzipien erarbeitet.
8.2.1 DAU mit binär gewichteten Widerständen
Eine der einfachsten Formen eines Digital-Analog-Umsetzers ist als Prinzipschaltung in Bild 8.2
dargestellt. Vorhanden sind der Operationsverstärker OPV und ein Widerstandsnetz, bestehend
aus den Widerständen R0 bis Rn-1. Die zugeordneten Schalter z0 bis zn-1 repräsentieren die
logischen Zustände 0 bzw. 1. Bei technischen Schaltungen würden Halbleiterschalter
verwendet.
Prof. Dr. -Ing. G. Biethan Fassung 1.03 vom 01.10.2003

Digitaltechnik II 8 Digital-Analog-Umsetzer Seite 8 - 4
Bild 8.2 Prinzipschaltung DAU mit gewichteten Widerständen
Die binäre Stufung der Widerstandswerte erfolgt hierbei in der Weise, daß jeweils der Strom
fließt, der dem betreffenden Stellenwert entspricht. Es liegt damit eine Summierschaltung für
gewichtete Ströme vor.
Da der invertierende Eingang des OPV wegen der Gegenkopplung über RN auf virtuellem
Nullpotential bleibt, kann das Verhalten dieser DAU-Schaltung sehr einfach analysiert werden.
Sind nämlich alle Schalter offen (zn-1 ... z0 = 0) so fließt kein Strom, die Ausgangsspannung
bleibt auf 0V. Jeder geschlossene Schalter (zi = 1) liefert den genau richtigen Strombeitrag
entsprechend seinem dualen Stellenwert.
Beispiele:
RN
Z0 = 1: I0 = URef/R ==> Ua0 = - ---- · URef
R
......
......
URef 2
(8.3a)
3 ·RN
Z3 = 1: I3 = ----- ==> Ua3 = - --------- · URef
R/2
(8.3b)
3 R
......
URef 2 n-1 ·RN
Zn-1 = 1: In-1 = ---------- ==> Uan-1 = - ----------- ·URef
R/2 n-1 R
Prof. Dr. -Ing. G. Biethan Fassung 1.03 vom 01.10.2003
(8.3c)
Unter Berücksichtigung der Gleichungen 8.3a bis 8.3c folgt damit der Zusammenhang zwischen
der Ausgangsspannung U a und der digitalen Größe Z, ausgedrückt durch die Bitstellen zn-1, zn-2,
.. z0:
RN
Ua = - URe f------(2 n-1 ·zn-1 + 2 n-2 ·zn-2 + .. + 2 0 ·z0) (8.4a)
R
oder mit Z = 2 n-1 ·zn-1 + 2 n-2 ·zn-2 + .. + 2 0 ·z0

Digitaltechnik II 8 Digital-Analog-Umsetzer Seite 8 - 5
RN
Ua = - URef· -----·Z , 0 ≤ Z ≤ 2 n -1 bei n Bitst. (8.4b)
R
Eine Erweiterung der Schaltung im Hinblick auf eine größere Auflösung ist vom Prinzip her sehr
leicht möglich, wenn bei rein dualer Codierung weitere entsprechend gestufte Widerstände
sowie Schalter eingefügt werden, beispielsweise 1/16·R0 (bei n=5), 1/32·R0 (bei n = 6), usw.
Die in Bild 8.2 gezeigte Schaltung ist grundsätzlich funktionsfähig, besitzt allerdings eine Reihe
von Nachteilen:
(1) Die Referenzspannungsquelle wird je nach Schalterstellung (Digitalwert)
unterschiedlich belastet. Aufgrund des endlichen Innenwiderstandes Ri != 0
entsteht ein Fehler.
(2) Die Halbleiterschalter zi müssen verhältnismäßig hohe Spannungen ein- und
ausschalten. Die notwendigen Umladevorgänge vergrößern die Umsetzungszeit
des DAU.
(3) Aufgrund der binären Wichtung der Widerstandswerte entstehen erhebliche
Toleranz- und Abgleichprobleme, die bei hoher Auflösung ( > 10 bit) nicht mehr zu
beherrschen sind.
Die beiden ersten Nachteile der Schaltung nach Bild 8.2 lassen sich dadurch umgehen, daß
die Widerstände mit Hilfe von Umschaltern wechselseitig entweder mit dem invertierenden
Eingang des Operationsverstärkers oder aber alternativ mit Masse verbunden werden. Auf
diese Weise "sieht" die Referenzspannungsquelle im eingeschwungenen Zustand einen
konstanten Lastwiderstand, die zu schaltende Potentialdifferenz ist gering und der Einfluß des
Innenwiderstandes Ri kann problemlos durch Abgleich berücksichtigt werden. Bild 8.3 läßt das
Schaltungsprinzip erkennen.
Bild 8.3 Schaltungsprinzip DAU mit Wechselschaltern
Belastung der Referenzspannungsquelle:
Bei der verbesserten DAU-Grundschaltung nach Bild 8.3 wird durch den Einsatz von
Wechselschaltern die Belastung der Referenzspannungsquelle immer konstant sein. Der
eingangsseitige Widerstand RL des Netzwerkes kann durch folgenden Ausdruck beschrieben
werden:
Prof. Dr. -Ing. G. Biethan Fassung 1.03 vom 01.10.2003

Digitaltechnik II 8 Digital-Analog-Umsetzer Seite 8 - 6
Beispiel:
RL = R0 ║ R0/2 ║ R0/4 ║ ... ║ R0/2 n-1 (8.5)
Gegeben sei ein 4 bit-DAU (n=4) mit R0 = 3 kΩ und einem Innenwiderstand Ri der
Referenzspannungsquelle von 0,82 Ω. Wie hoch ist der Lastwiderstand der Referenzquelle und
welcher relative Fehler ergibt sich aufgrund des Innenwiderstandes ?
1/RL= 1/R + 2/R + 4/R + 8/R = 15/R
RL= R/15 mit R = 3 k Ω : RL= 200 Ω
Aufgrund des endlichen Innenwiderstandes R i != 0 wird sich eine Klemmenspannung U'Ref <
URef ergeben. Hieraus läßt sich sehr einfach der relative Fehler Frel bestimmen:
∆URef U'Ref RL
Frel[%] = --------·100 = (1 - --------)·100 = (1 - ----------)·100
URef URef RL+ Ri
mit Ri= 0,82 Ω und RL= 200 Ω :
200 Ω
F rel = (1 - --------------------) · 100% = 0,4 %
(200 + 0,82) Ω
Abgleichtoleranzen der gestuften Widerstände
Bei der Herstellung dieser Umsetzer ist zu berücksichtigen, daß die Forderungen in Bezug auf
die Genauigkeit der Einzelwiderstände mit wachsender Stellenzahl des ADU stark zunehmen.
Zur Abschätzung dieses Effektes kann die Überlegung benutzt werden, daß der
Toleranzbereich des Widerstandes einer höherwertigen Bitstelle nur so groß werden darf, daß
die nächst niedrige Bitstelle damit nicht überdeckt wird. Somit gilt für den relativen Fehler ∆R/R
eines Einzelwiderstandes:
∆R 1
Bitstelle b1: ------ < ---
R 2
∆R 1
Bitstelle b2: ----- < ----
R 2 2
∆R 1
Bitstelle bn-1: ------ < ----
R 2 n-1
Beispiel: ADU mit einer Auflösung von 12 Bit (n = 12)
Der relative Fehler des MSB-Widerstandes sollte
∆R 1 1
---- < ----- = ------- also kleiner als 0,048% sein.
R 2 11 2048
8.2.2 DAU mit Leiternetzwerk
Prof. Dr. -Ing. G. Biethan Fassung 1.03 vom 01.10.2003

Digitaltechnik II 8 Digital-Analog-Umsetzer Seite 8 - 7
Bei DAU mit Leiternetzwerk werden die vorteilhaften Eigenschaften von Kettenleitern
ausgenutzt. Bild 8.4 läßt das Schaltungsprinzip erkennen.
Bild 8.4 Schaltung DAU mit R-2R-Leiternetzwerk
Die Theorie der Kettenleiter lehrt, daß es möglich ist, bei nur zwei verschiedenen
Widerstandswerten, nämlich R und 2R sowohl ein konstantes Spannungsteilerverhältnis als
auch konstante Eingangsimpedanz zu erzielen, da die Querwiderstände über die Wechselschalter
entweder mit Masse oder dem invertierenden Eingang des Verstärkers OPV verbunden
sind. Bei rein dualer Codierung der Größe Z wird ein Verhältnis der Spannungen an den
Querzweigen des Netzwerkes von URef, URef/2, URef/4,.... benötigt. Wird hingegen die digitale
Eingangsgröße Z als dezimale Größe aufgefaßt, so ist ein Spannungsteilerverhältnis von 10:1
für die Codierschalter jeder Einzeldekade notwendig. Die Belastung der Referenzspannungsquelle
bei der DAU-Schaltung nach Bild 8.4 beträgt
RL = 2R ║ 2R = R = konst. (8.6)
Die Spannungsquelle wird aufgrund der Wechselschalter in den Querzweigen immer konstant
belastet, unabhängig von der Gliederzahl der Spannungsteilerkette und damit der Auflösung
des DAU. Ein endlicher Innenwiderstand Ri kann jetzt durch Abgleich berücksichtigt werden und
entfällt damit als Quelle eines systembedingten Fehlers.
Für einen DAU mit dualer Codierung entsprechend Bild 8.4 ergibt sich die Ausgangsspannung
Ua in vergleichbarer Weise wie für die einfache DAU-Schaltung mit gewichteten Widerständen,
wobei zweckmäßigerweise mit der höchstwertigen MSB-Stelle zn-1 begonnen wird. Die
Gleichungen 3.7a bis 3.7c kennzeichnen die Zusammenhänge:
URef RN
zn-1 = 1: In-1 = ------- ==> Uan-1 = - ------ · URef
2R 2R
......
......
URef/2 RN Z3 = 1: I3 = -------- ==> Ua3 = - --------- · URef
2R 2 2 ·R
......
(8.7a)
(8.7b)
Prof. Dr. -Ing. G. Biethan Fassung 1.03 vom 01.10.2003

Digitaltechnik II 8 Digital-Analog-Umsetzer Seite 8 - 8
URef/2 n-1 RN
Z0 = 1: I0 = --------- ==> Ua0 = - ------- · URef
2R 2 n ·R
(8.7c)
Durch Zusammenfassen und Ausklammern entsteht die allgemeine Form entsprechend
Gleichung (8.8a):
RN
Ua = - URef ------(2 n-1 ·zn-1 + 2 n-2 ·zn-2 + .. + 2 0 ·z0) (8.8a)
2 n ·R
oder mit Z = 2 n-1 ·zn-1 + 2 n-2 ·zn-2 + .. + 2 0 ·z0
RN
Ua = - URef·-------·Z , 0 ≤ Z ≤ 2 n -1 bei n Bitst. (8.8b)
2 n ·R
Beispiel: Gegeben ist ein DAU mit 4 Bit Auflösung, URef = 5V, RN = 4 kΩ und R = 30 kΩ
Wie groß ist Uamax ?
RN
Ua = - URef·------·Z; mit URef = 4V, R = 1,5 kΩ, RN= 4 kΩ und Zmax = 15
16R
4 kΩ
Uamax = - 4V·---------·15 = - 10 V.
24 kΩ
oder mit Z = 2 n-1 ·zn-1 + 2 n-2 ·zn-2 + .. + 2 0 ·z0
RN
Ua = - URef·-------·Z , 0 ≤ Z ≤ 2 n -1 bei n Bitst. (3.8b)
2 n ·R
Beispiel: Gegeben ist ein DAU mit 4 Bit Auflösung, URef = 5V, RN = 4 kΩ und R = 30 kΩ
Wie groß ist Uamax ?
RN
Ua = - URef·------·Z; mit URef = 4V, R = 1,5 kΩ, RN= 4 kΩ und Zmax = 15
16R
4 kΩ
Uamax = - 4V·---------·15 = - 10 V.
24 kΩ
8.2.3 Eigenschaften belasteter Spannungsteiler
Ziel der folgenden Untersuchung ist die Frage, wie es möglich wird, einen belasteten
Spannungsteiler so zu realisieren, daß ein festes, vorgegebenes Spannungsteilerverhältnis
über mehrere identische Stufen erreicht werden kann. Die Analyse belasteter Spannungsteiler
mit Hilfe der Vierpoltheorie läßt erkennen, daß Dämpfungsglieder dieses elektrische Verhalten
Prof. Dr. -Ing. G. Biethan Fassung 1.03 vom 01.10.2003

Digitaltechnik II 8 Digital-Analog-Umsetzer Seite 8 - 9
besitzen. Mit Bild 8.5 soll an dieser Stelle vom belasteten Spannungsteiler ausgegangen
werden.
Bild 8.5 Zur Analyse von Kettenleitern
Damit der belastete Spannungsteiler die geforderten Eigenschaften aufweist, müssen die
nachfolgenden Bedingungen erfüllt sein:
Eingangswiderstand Re bei Abschluß mit Ra : Re = Ra ( 8.9)
Ua
Dämpfungsfaktor d = ------- = konst. (8.10)
Ue
Die beiden Widerstände Rl (Längswiderstand) sowie Ra (Abschlußwiderstand) des
Spannungsteilers nach Bild 8.5 sind so zu dimensionieren, daß beide Gleichungen 8.9 und 8.10
erfüllt sind. Zu diesem Zweck werden die Gleichungen durch die Elemente des Netzwerkes
ausgedrückt und nach Rl bzw. Ra aufgelöst.
Ra · Rq
-----------
Ua Ra ║ Rq Ra + Rq Ra · Rq
----- = d = ------------------ = ----------------- = -------------------------- (8.11)
Ue Rl + Ra║Rq Ra · Rq Rl(Ra + Rq) + Ra·Rq
Rl + ---------
Ra + Rq
Ra · Rq !
Re = Rl + Ra ║ Rq = Rl + --------- = Ra
Ra + Rq
(8.12)
Die Umformung der Gleichungen (8.11) sowie (8.12) führt zu folgenden Ausdrücken:
d·Rl·(Ra + Rq) + d·Ra·Rq - Ra·Rq = 0 (8.13)
Rl·(Ra + Rq) + Ra·Rq - Ra(Ra + Rq) = 0 (8.14)
Die entstandenen Gleichungen (8.13) und (8.14) werden kombiniert und nach den gesuchten
Größen Rl bzw. Ra aufgelöst. Eine Zwischenrechnung liefert mit den Gleichungen (8.15) bzw.
(8.16) die gesuchten Ergebnisausdrücke:
(1 - d)²
Rl = ----------·Rq
d
(8.15)
1 - d
Prof. Dr. -Ing. G. Biethan Fassung 1.03 vom 01.10.2003

Digitaltechnik II 8 Digital-Analog-Umsetzer Seite 8 - 10
Ra = ---------·Rq (8.16)
d
Die obigen Gleichungen enthalten die Größen Dämpfungsfaktor d (0 < d < 1) und
Querwiderstand Rq als frei wählbare Parameter. Bei passender Wahl beider Größen lassen sich
unterschiedliche Spannungsteilungsverhältnisse und die entsprechenden DAU verwirklichen.
8.2.4 DAU mit dual codiertem Leiternetzwerk
Die bereits mit Bild 8.4 vorgestellte Schaltung eines DAU mit dual codiertem Leiternetzwerk
kann sehr einfach begründet werden, wenn in die Gleichungen (8.15) sowie (8.16) die
entsprechenden Vorgabewerte eingesetzt werden:
URef
d = 0,5 und Ra = 2R
Wir erhalten die bereits bekannten Werte für Rl sowie Ra
(1 - 0,5)²
Rl = -------------·2R = R (8.17)
(1 - 0,5)
(1 - 0,5)
Ra = ------------·2R = 2R
0,5
(8.18)
Der Eingangswiderstand Re des Leiternetzwerkes ergibt sich zu
Re = 2R ║ 2R = R
Im folgenden Abschnitt wird der Fall des dekadischen Spannungsteilers mit d = 0,1 behandelt.
8.2.5 DAU mit dekadischer Abstufung (BCD-Umsetzer)
Bei den Digital-Analog-Umsetzern, bei denen die Eingangsgröße Z als mehrstellige
Dezimalzahl definiert ist, ist es erforderlich, zur dekadischen Abstufung der Referenzspannung
mit URef/10, URef/100, ... zusätzlich Längswiderstände R'l und einen entsprechenden
Abschlußwiderstand R'a zu verwenden. Bild 8.6 läßt das Prinzip erkennen.
URef 0,1URef 0,01URef
Hundert Zehner Einer
Prof. Dr. -Ing. G. Biethan Fassung 1.03 vom 01.10.2003
Rp
RN

Digitaltechnik II 8 Digital-Analog-Umsetzer Seite 8 - 11
Bild 8.6 Schaltung DAU mit dekadischer Abstufung
In diesem Fall ist zu berücksichtigen, daß eine Dezimalstelle bei Codierung in BCD jeweils vier
Dualstellen entspricht. Das Spannungsteilernetzwerk ist nun so zu dimensionieren, daß die
Querwiderstände Rq gerade dem Eingangswiderstand des dual codierten Teilnetzes einer
Dezimalstelle entsprechen. Damit sind für BCD- Umsetzer folgende Parameter zu wählen:
d = 0,1 Ra = R
Mit den Gleichungen 8.15 bzw. 8.16 ergeben sich jetzt für R'l und R'a die nachfolgenden Werte:
(1 - 0,1)² 0,81
R'l = ------------·R = --------·R = 8,1·R (8.19)
0,1 0,1
(1 - 0,1) 0,9
R'a = -----------·R = ------·R = 9·R (8.20)
0,1 0,1
Der Eingangswiderstand R'e des Leiternetzwerkes ergibt sich jetzt zu
R'e = R ║ (R' l + R ║ R a ) = R ║ (8,1R + R ║ 9R)
R'e = R ║ 9R = 0,9R
Bei einem BCD-Umsetzer ist zu berücksichtigen, daß die Referenzspannung jetzt dekadisch
abgestuft ist. Mit einer Stellenzahl von n Dezimalen ist die Ausgangsspannung Ua durch den
nachfolgenden Ausdruck gegeben:
URef·RN
Ua= - ----------·(10 0 ·zn-1 + 10 -1 ·zn-2 + ... + 10 -n ·z0) (8.21)
16·R
oder bei Normalisierung auf ganze Dezimalzahlen mit Z = 10 n-1 ·zn-1 + 10 n-2 ·zn-2 + .. + 10 0 ·z0
RN·10 -(n-1)
Ua = - URef·-------------·Z , 0 ≤ Z ≤ 10 n-1 bei n Dezimalstellen (8.22)
16·R
Beispiel: Gegeben ist ein 4-stelliger DAU mit Codierung in BCD und folgenden Schaltungs-
parametern:
URef = - 8V, RN = 8 kΩ und R = 9 kΩ
R'l und R'a sind zu dimensionieren. Wie groß ist Uamax ?
nach Gl. 3.19 sowie 3.20 gelten:
R'l = 8,1·R R'a = 9·R mit R = 9 kΩ
R'l = 72,9 kΩ R'a = 81 kΩ
RN·10 -(n-1)
Ua = - URef·---------------·Z; mit URef = -8V, R = 9 kΩ, RN= 8 kΩ, n = 4 und Zmax = 9999
16·R
8 kΩ·10 -3
Uamax = - (-8V · --------------·9999) = + 4,444 V.
Prof. Dr. -Ing. G. Biethan Fassung 1.03 vom 01.10.2003

Digitaltechnik II 8 Digital-Analog-Umsetzer Seite 8 - 12
16·9 kΩ
8.3 Spezielle Formen von Digital-Analog-Umsetzern
Bei den bisher behandelten DAU-Schaltungen wurde vorausgesetzt, daß nur positive
Zahlengrößen Z zu betrachten wären. Die entsprechenden Ausgangsgrößen waren je nach
Schaltung entweder positiv oder negativ. In vielen Anwendungsfällen ist es jedoch notwendig,
bipolare Ausgangsgrößen, d.h. Spannungen oder Ströme zu erzeugen, die beide Polaritäten
annehmen können. Hierbei sind zur Codierung von positiven und negativen Werten zwei
Verfahren üblich
(1) Darstellung von negativen Zahlenwerten im Zweierkomplement (straight binary)
(2) Benutzung eines Offsetwertes zur Codierung von positiven Zahlenwerten (offset binary)
Bei der ersten Methode handelt es sich um die übliche rechnerinterne Darstellung von
negativen ganzen Zahlen. Ein gesetztes MSB- Bit signalisiert hierbei negative Werte. Mit einer
Auflösung des DAU von 8 bit könnte somit der Bereich von -128 bis +127 abgedeckt werden.
Die zweite Methode unterscheidet sich von der Zweierkomplementdarstellung nur in der
Bedeutung der höchstwertigen Bitstelle. Daher gilt in diesem Fall für den Bereich negativer
Werte: MSB = 0. Tabelle 8.1 zeigt am Beispiel eines 8-bit ADU die beiden unterschiedlichen
Verfahren mit der jeweiligen Zuordnung der analogen, auf ULSB bezogenen Ausgangsspannung
Ua/ULSB.
Tabelle 8.1 Bildung negativer und positiver Spannungen
Mit Offset
Zweierkomplement
z7 z6 z5 z4 z3 z2 z1 z0
1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 0
.............................
1 0 0 0 0 0 0 1
1 0 0 0 0 0 0 0
0 1 1 1 1 1 1 1
.............................
0 0 0 0 0 0 0 1
0 0 0 0 0 0 0 0
z7 z6 z5 z4 z3 z2 z1 z0
0 1 1 1 1 1 1 1
0 1 1 1 1 1 1 0
.............................
0 0 0 0 0 0 0 1
0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1
.............................
1 0 0 0 0 0 0 1
1 0 0 0 0 0 0 0
Ua/ULSB
+ 127
+ 126
..........
+ 1
+ 0
- 1
..........
- 127
- 128
Wie zu erkennen, ist es problemlos möglich, durch Invertieren der höchstwertigen Bitstelle (hier:
z7 ) beide Formen ineinander zu überführen. Die Schaltung eines DAU mit bipolarer
Ausgangsspannung kann sehr leicht verwirklicht werden, in dem analogseitig mit Hilfe eines
Subtrahierers der vorherige Offset wieder abgezogen wird. Die Ausgangsspannung eines 8-bit
DAU ergibt sich damit entsprechend den Gleichungen 8.8 zu
RN·Z
Ua = URef·--------- mit -128 ≤ Z ≤ +127
256·R
Multiplizierende DAU
Diese Bezeichnung wurde für eine Klasse von Digital-Analog-Umsetzern eingeführt, deren
Referenzspannung URef nicht im Umsetzer selbst gebildet, sondern durch äußere Beschaltung
festgelegt wird. Da nämlich die Ausgangsspannung U a entsprechend Gleichung 8.8 als Produkt
der beiden variablen Größen URef und Z definiert ist, kann eine solche Schaltung auch als
Multiplizierer betrachtet werden. Von Vier-Quadranten-multiplizierenden DAU spricht man
dann, wenn die Parameter URef und Z vorzeichenrichtig verarbeitet werden. In diesen Fällen
kann die Referenzspannung auch negativ werden. Für diese Umsetzer ist die CMOS-Technik
Prof. Dr. -Ing. G. Biethan Fassung 1.03 vom 01.10.2003

Digitaltechnik II 8 Digital-Analog-Umsetzer Seite 8 - 13
besonders zweckmäßig, da mit entsprechenden Feldeffekt-Transistorschaltern Ströme und
Spannungen beider Polaritäten problemlos geschaltet werden können.
8.4 Technische Realisierung von Digital-Analog-Umsetzern
Die am Markt verfügbaren Digital-Analog-Umsetzer lassen sich bezüglich ihrer Schaltungs-
bzw. Integrationstechnik in zwei Hauptgruppen einteilen
• Monolitische DAU
• Hybrid integrierte DAU
Aus rein wirtschaftlichen Gründen dominieren integrierte DAU- Schaltungen aus der ersten
Gruppe. Da es jedoch nicht möglich ist, alle Parameter bei der monolithischen
Schaltungsintegration gleichzeitig zu optimieren, werden Umsetzer der höchsten Leistungsfähigkeit
für spezielle Anwendungen in Form von Hybridschaltungen verwirklicht. Um die
technisch mögliche Packungsdichte standardisierter Gehäuse zu nutzen, erfolgt häufig die
Integration von zusätzlichen Schaltungsfunktionen wie z.B. Speicher, Multiplexer, Oszillatoren,
Filter etc. Als Ergebnis des Integrationsprozesses entsteht ein Hybridmodul, der neben einem
DAU weitere Teilfunktionen eines Gerätes enthält.
8.4.1 DAU in CMOS-Technik
Zahlreiche Digital-Analog-Umsetzer für den mittleren Geschwindigkeitsbereich werden in
CMOS-Technik realisiert. Wie Bild 8.7 erkennen läßt, benutzt man FET-Schalter, um die
einzelnen Querzweige des Leiternetzes wechselseitig mit dem Eingang des OPV oder mit
Masse zu verbinden.
Bild 8.7 Prinzipschaltung eines DAU in CMOS-Technik
8.4.2 DAU in bipolarer Technik
Digital-Analog-Umsetzer für den Bereich hoher Geschwindigkeiten sind meist in bipolarer
Technik ausgeführt, wobei die Transistoren als Stromschalter arbeiten. Bild 8.8 zeigt das
Prinzip.
Prof. Dr. -Ing. G. Biethan Fassung 1.03 vom 01.10.2003

Digitaltechnik II 8 Digital-Analog-Umsetzer Seite 8 - 14
Bild 3.8 Schaltung DAU mit Stromschaltern
8.5 Wichtige technische Anwendungen von DAU
DAU werden in gemischten analog-digitelen Systemen in einer Vielzahl technischer
Anwendungen eingesetzt:
• Programmierbare Netzgeräte
• Funktionsgeneratoren
• Ansteuerung von Bildschirmanzeigen (Video-DAU, z.B. VGA,XGA)
In einer Vielzahl von Anwendungen ist es erforderlich, die Klemmenspannung und ggf. den
zulässigen Maximalstrom eines stabilisierten Netzgerätes digital einstellen zu können. Über
DAUs werden die entsprechenden Sollwerte als analoge Größen vorgegeben.
Ein typisches Beispiel für die Anwendung solcher Geräte bilden die Prüfautomaten für
integrierte Schaltkreise bzw. für den Baugruppentest. Hierbei werden die Parameter zunächst
mit dem Standardwert der Betriebsspannung (z.B. +5,0V bei TTL) gemessen. Da der Baustein
oder die Schaltung auch noch bei Unter- bzw. Überspannung korrekt arbeiten soll, wird die
Betriebsspannung für weitere Meßzyklen jeweils abgesenkt bzw. angehoben (z.B. ±10%).
8.6 Lerntest/Wissensfragen
1. Durch welche statischen u. dynamischen Parameter werden DAU charakterisiert ?
2. Nach welchen Prinzipien können DAUs realisiert werden ?
3. Wodurch entstehen Nichtlinearitäten bei DAU ?
4. Warum sind DAU mit binär gewichteten Widerständen nicht praxistauglich ?
5. Welche Vorteile weisen DAU mit Kettenleitern auf im Vergleich mit anderen Verfahren ?
6. Was versteht man unter einem "multiplizierenden" DAU ?
Prof. Dr. -Ing. G. Biethan Fassung 1.03 vom 01.10.2003