Schaltungstechnik

432 6 Funktionsschaltungen mit FETs
5V
2,5V
0V
5V
2,5V
0V
5V
2,5V
0V
CLK1
CLK2
CLR
Q1
Q2
UP
DOWN
u 2
u out
uGM2 uGM1 0ms 0,4ms
0,8ms
Bild 6.5-5: Simulationsergebnis des Phasenvergleichers; Ausgangsspannung des Integrators
u 2, Ausgangsspannung am TriState-Ausgang u out, Steuerspannung der Transistoren M1 und
M2, und Digitalsignale des Phasenvergleichers bei um TD = 20s vorauseilendem Signal
IN2 gegenüber IN1
Das folgende Zustandsdiagramm (Bild 6.5-6) zeigt die Wirkungsweise des
betrachteten digitalen Phasendetektors. Prinzipiell weist der Ausgang einen Tri-
State-Ausgang auf. Je nach Ansteuerung mit den Eingangssignalen IN1 und IN2 ist
der Ausgang aufgrund des leitenden Transistors M2 auf die Versorgungsspannung
U B+ geschaltet (Zustand „M2“), bzw. bei leitendem Transistor M1 auf „Ground“
geschaltet (Zustand „M1“ oder er befindet sich im hochohmigen Zustand „Z“,
wenn beide Transistoren gesperrt sind.
IN1
IN2
M2 Z
M1
Bild 6.5-6: Zustandsdiagramm des digitalen Phasendetektors
1,2ms 1,6ms
Der Phasendetektor befinde sich zunächst im Zustand „Z” und die beiden Transistoren
M1 und M2 sind gesperrt. Das bedeutet, daß der Ausgang des Phasendetektors
hochohmig ist. Eine steigende Flanke am Eingang IN1 bewirkt einen
IN2
IN1 IN1
IN2