Schaltungstechnik

6.4 Digitale Anwendungsschaltungen mit MOSFETs 417
siert. Um annähernd gleiche Stromergiebigkeit zwischen dem PMOS-Transistor
und dem NMOS-Transistor zu erzielen, muss der Kanal des PMOS-Transistors
breiter gewählt werden, als der vom NMOS-Transistor. Die P-Wanne bedingt
zusätzliche pn-Übergänge, die sich in parasitären Transistoren darstellen lassen.
Die parasitären Transistoren Q1 und Q2 können mit R Well und R Sub einen parasitären
Thyristor bilden (Latch-Up Effekt). Die Technologie wird heute so gut
beherrscht, dass sich in CMOS-Schaltkreisen dieser Effekt nicht signifikant störend
auswirkt.
p +
V DD
S
Q 2
p - Wanne
Bild 6.4-17: Aufbau eines CMOS-Schaltkreises
G
Metall
n - Substrat
V
SiO SS
2
Der Substratanschluss des NMOS-Transistors muss am niedrigstwertigen Potenzial
liegen, der Substartanschluss vom PMOS-Transistor am höchstwertigen Potenzial.
Bei Anwendungen von NMOS- und PMOS-Transistoren in der Digitaltechnik
gilt grundsätzlich die in Bild 6.4-18 dargestellte Regel.
Bild 6.4-18: MOS-Transistoren (Anreicherungstyp) in der Digitaltechnik
U 1
U 2
D D
n
RWELL + n + p +
Q 1
G
R SUB
M M
’0’ M gesperrt
’1’ M leitend
p +
S
n +
’0’ M leitend
’1’ M gesperrt