Schaltungstechnik

416 6 Funktionsschaltungen mit FETs
6,0V
4,0V
2,0V
0V
400A
0A
-400A
u 1
u 2
i C2
0,2s 0,6s 1,0s 1,4s 1,8s
M1 gesperrt
M2 "Wid."
M2 gesperrt
M2 "Stromquelle" M1 "Stromquelle"
Bild 6.4-16: TR-Analyse des CMOS-Inverters mit Lastkapazität
M1 "Wid."
Im Beispiel ist bei t >= 500ns bis t = 1000ns der NMOS-Transistor M1
gesperrt. Zunächst arbeitet M2 als „Stromquelle“, bis die Spannung U 2 so groß ist,
dass der Transistor M2 dann in den „Widerstands“-Betrieb übergeht. In dem Zeitbereich,
wo der Transistor M2 „Stromquelle“ ist, wird die Lastkapazität aufgeladen.
Der Ladevorgang der Lastkapazität C L erfolgt nach folgender Beziehung.
u
2
t
=
iDM2 ------------- ;
CL (6.4-17)
Der Drainstrom von M2 wirkt als Ladestrom für die Lastkapazität. Im Bild 6.4-16
ist der Drainstrom dargestellt, er hängt von der Stromergiebigkeit des Transistors
ab. Je größer die Lastkapazität ist, desto signifikanter sind die Anstiegszeiten bzw.
Abfallzeiten. Bei konstantem Ladestrom ergibt sich ein linearer Verlauf des Spannungsanstiegs
bzw. Spannungsabfalls. Geht der Transistor in den „Widerstands“-
Betrieb über, so liegt im Prinzip ein RC-Glied vor mit „exponentiellem Verlauf“
des Spannungsanstiegs bzw. Spannungsabfalls.
Der physikalische Aufbau eines CMOS-Inverters ist im nachstehenden Bild 6.4-
17 dargestellt. Der PMOS-Transistor wird über eine P-Wanne im N-Substrat reali-