Schaltungstechnik

414 6 Funktionsschaltungen mit FETs
Allgemein ist wegen der geringeren Ladungsträgerbeweglichkeit der Löcher der
die Stromergiebigkeit bestimmende Parameter K p,PMOS < K p,NMOS . Der Unterschied
kann durch eine größere Kanalbreite W PMOS für den PMOS-Transistor wieder
ausgeglichen werden. Im Beispiel ist die Stromergiebigkeit von NMOS- und
PMPOS-Transistor gleich groß gewählt. Damit ergibt sich ein symmetrischer Verlauf
der Kennlinien. In einem Experiment soll das typische Verhalten des CMOS-
Inverters untersucht werden.
Experiment 6.4-8: CMOSINV1 – DCSweep-Analyse des CMOS-Inverters
mit dem SimulationProfile „DC“.
Zunächst wird der Drainstromverlauf des CMOS-Inverters betrachtet in Abhängigkeit
von der Eingangsspannung U 1 . Bei U 1 < 1V ist der NMOS-Transistor
gesperrt, bei U 1 > 4V ist der PMOS-Transistor gesperrt. Nur im Übergangsbereich
fließt Strom. Bild 6.4-14 zeigt die Stromkennlinie des CMOS-Inverters. Im Ruhezustand
bei U 1 = 0V und bei U 1 = 5V fließt kein Strom.
Das Ergebnis der DC-Übertragungskurve ist in Bild 6.4-15 dargestellt. Ähnlich
wie in der vorher betrachteten Inverterschaltung ergeben sich beim CMOS-Inverter
vier Bereiche. Im Bereich von U 1 < 1V ist der Transistor M1 gesperrt. Bei U 1 > 1V
ist M1 zunächst Stromquelle und M2 arbeitet mit U 2 > U 1–U P,M2 im Widerstandsbereich.
Ab U 2 < U 1 – U P,M1 wird M1 im Widerstandsbereich betrieben. Wenn M1
als Stromquelle arbeitet, ist M2 im Widerstandsbereich betrieben und umgekehrt.
Nur im Bereich (U 1 – U P,M1) < U 2 < (U 1 – U P,M2) arbeiten beide Transistoren als
Stromquelle. Gelingt es dort einen stabilen Arbeitspunkt einzustellen, so ergibt
sich wiederum eine Verstärkeranordnung mit relativ hoher Verstärkung.
50A
ID 40A
30A
20A
10A
0A
0,5V 1,5V 2,5V 3,5V U1 4,5V
Bild 6.4-14: Drainstromverlauf beim CMSOS-Inverter bei gleicher Stromergiebigkeit der
Transistoren