Schaltungstechnik

2.2 Vorgehensweise bei der Schaltungsanalyse 63
library IEEE, DISCIPLINES;
use IEEE.math_real.all;
use DISCIPLINES.electromagnetic_system.all;
entity v_dc is
generic (
dc_value : real := 0.0); -- Voltage level
port (
terminal plus, minus : electrical); -- plus and minus pin
end entity v_dc;
architecture v_dc_simple of v_dc is
quantity v across i through plus to minus;
begin
v == dc_value;
end architecture v_dc_simple;
Bild 2.2-22: Modellbeschreibung einer DC-Quelle in VHDL-AMS
library disciplines;
use disciplines.Electromagnetic_system.ALL;
library my_lib;
entity diode_dc_test_testbench is
end diode_dc_test_testbench;
architecture structure of diode_dc_test_testbench is
terminal n1, n2 : electrical;
begin -- structure
D1: entity my_lib.Diode (level0)
generic map (
iss => 1.0E-15; n => 1.0; rs => 5;
tt => 20.0E-9;
cj0 => 5.0E-12; vj => 0.7)
port map (n2, electrical_ground);
R1: entity my_lib.Resistor (resistor0)
generic map (
r_val => 100.0) -- R-Value
port map (n1, n2);
V1: entity my_lib.v_dc (v_dc_simple)
generic map (
dc_value => 1.0) -- DC-Value
port map (n1, electrical_ground);
end architecture structure;
Bild 2.2-23: Modellbeschreibung der Testbench für die Diodenschaltung in Bild 2.2-19
Nachdem nunmehr für alle drei verwendeten Schaltkreiselemente der Testanordnung
in Bild 2.2-19 geeignete Modelle eingeführt sind, ist die eigentliche Testbench
zu beschreiben. Die Modelle für den Widerstand, die Diode und die
Spannungsquelle sind in der Library „my_lib“ abgelegt. Die Beschreibung der
Testanordnung in Bild 2.2-19 mittels VHDL-AMS ist in Bild 2.2-23 dargestellt.