Schaltungstechnik

8.2 Digital/Analog Wandlung 553
U Ref
+
1U Ref
1
--U
2 Ref
1
--U
4 Ref
R R R
2R 2R 2R 2R
A B C D
1
--U
8 Ref
I I
D3 ID2 ID1 ID0 LV1
Bild 8.2-6: Prinzip der D/A-Umsetzung mit gestuften Spannungen
In integrierten CMOS-Technologien stellt die Realisierung genauer Widerstände
ein Problem dar. Genaue Kapazitäten lassen sich erheblich einfacher realisieren.
Im Prinzip kann auch mit gewichteten Kapazitäten ein D/A-Wandler verwirklicht
werden. Das Verfahren beruht auf der Ladungsumverteilung auf binär gewichteten
Kapazitäten. Bild 8.2-7 zeigt das Schaltungsprinzip. Entsprechend dem aktuellen
Digitalwort werden in einer ersten Taktphase die Kapazitäten auf UREF bzw. 0V
aufgeladen. In der zweiten Taktphase sind alle Kapazitäten miteinander verbunden.
Es ergibt sich dabei ein Ladungsausgleich. Über die Summe der parallelgeschalteten
Kapazitäten stellt sich folgende Spannung ein:
n – 1
URef C
U 2
2 n C
i = 0
was derselben Spannung wie in Gl. 8.2-1 entspricht. Der Spannungsfolger mit LV1
überträgt diese Spannung auf den Ausgang.
U Ref
------------------- bi 2 i
= ;
S0 C
S1 2C
S2 4C
Bild 8.2-7: Prinzip der D/A-Umsetzung mit gewichteten Kapazitäten
2R
n 1
2 –
Sn – 1
C
S n
2 n C
R GK
+
+
=
1k
LV1
U 2
(8.2-3)
U 2