Schaltungstechnik

8.1 Zur Charakterisierung einer Logikfunktion 541
Beispiele für die Modellbeschreibung von Logikfunktionen in PSpice: Im
Beispiel in Bild 8.1-5 ist das in PSpice verwendete Logikmodell für ein NAND-
Gatter mit zwei Eingängen dargestellt. Grundsätzlich unterscheidet man zwischen
„Digital-Ground“ (DGND) und „Analog-Ground“; (DPWR) steht für „Digital-
Power“. In der Subcircuit-Beschreibung ließe sich im Prinzip auch ein komplexeres
Funktionsmodell mit verschiedenen zusammengeschalteten Funktionsprimitiven
(hier nur: „nand(2)“) beschreiben. Im Parameterteil der Subcircuit-Definition
wird mit dem Parameter „MNTYMXDLY=0“ festgelegt, welche Einstellung der
Timing-Parameter (minimal, typisch, maximal) für beispielsweise die Verzögerungszeiten
gelten sollen. Der Parameter „IO_Level“ definiert, welches Schnittstellenmodell
zugrundegelegt werden soll, wenn ein Eingang bzw. ein Ausgang auf
ein analoges Schaltkreiselement trifft.
* 7400 Quadruple 2-input Positive-Nand Gates
*
* The TTL Data Book, Vol 2, 1985, TI
* tdn 06/23/89 Update interface and model names
* --- Funktionsmodell ------
.subckt 7400 A B Y
A
+ optional: DPWR=$G_DPWR DGND=$G_DGND
&
B
+ params: MNTYMXDLY=0 IO_LEVEL=0
U1 nand(2) DPWR DGND
+ A B Y
+ D_00 IO_STD MNTYMXDLY={MNTYMXDLY} IO_LEVEL={IO_LEVEL}
.ends
* --- Timing-Modell -------
.model D_00 ugate (
+ tplhty=11ns tplhmx=22ns
+ tphlty=7ns tphlmx=15ns
+ )
*---------
Bild 8.1-5: Beispiel für ein PSpice-Funktionsmodell mit Timing-Modell für eine Nand-
Funktion mit zwei Eingängen
Die eigentliche Subcircuit-Definition enthält bekannte Logikinstanzen. Alle
Logikinstanzen beginnen in PSpice mit „U“ als erstem Buchstaben. Das hier verwendete
Nand-Gatter weist die Instanzbezeichnung „U1“ auf. Einer Logikinstanz
ist ein Funktionsgrundmodell zuzuordnen. Im Beispiel ist dies „nand(2)“ mit zwei
Eingängen. Sodann folgt die Angabe der Versorgungsknoten „DPWR“ und
„DGND“. In der Fortsetzungszeile werden die Pinnamen der Eingänge „A, B“ und
des Ausgangs „Y“ des Funktionsgrundmodells gekennzeichnet. Es folgt der Name
des zu verwendenden Timing-Modells „D_00“ und des I/O-Modells „IO_STD“.
Im Timing-Modell für ein Gatter sind die für das Funktionsmodell geltenden
Timing-Parameter angegeben; „TPLHTY“ bedeutet: typische Propagation Delay
(Verzögerungszeit) beim Übergang von Low nach High.
Ein weiteres Beispiel zeigt das PSpice-Logikmodell für ein D-FlipFlop in Bild
8.1-6. In der Subcircuit-Modellbeschreibung wird der Logikinstanz „U1“ das
Y