Schaltungstechnik

7.6 PLL-Schaltkreis 525
architecture Level0 of vco is
quantity vin across i_plus to i_minus;
quantity vout across iout through o_plus to o_minus;
quantity vlimit : voltage := 0.0;
quantity phase : real;
begin
if vin'above(v_pmax) use
vlimit == v_pmax;
elsif NOT vin'above(v_mmax) use
vlimit == v_mmax;
else
vlimit == vin;
end use;
phase == 2.0 * MATH_PI * ko * vlimit'integ; -- phase
vout == vdc + ampl * sin(2.0 * math_pi * fo * now + phase);
end Level0;
Phasenvergleicher (PD): Allgemein lautet die Systemgleichung des PD innerhalb
seiner Aussteuergrenzen:
Ud = Kd ;
(7.6-6)
Ud ist der Mittelwert der Ausgangsspannung des Phasenvergleichers, ist der
Phasenunterschied der beiden Eingangsspannungen u1 und u2 des Phasenvergleichers.
Die Mittelwertbildung erfolgt durch einen nachgeschalteten Tiefpass.
Prinzipiell lässt sich ein Phasenvergleicher mit einem Exor-Gatter verwirklichen.
In Bild 7.6-8 ist das Verhalten des Exor-Phasenvergleichers dargestellt. Zur
Digitalisierung der Eingangssignale wird ein Komparator verwendet. Bei einer
Amplitude von 5V ergibt sich für den EXOR-Phasenvergleicher als Phasenvergleicherkonstante
. Grundsätzlich ließe sich ein Phasenvergleicher auch
mit einem Analogmultiplizierer (Mischer) realisieren. Das Verhalten ist ähnlich
dem in Bild 7.6-8, allerdings um 90 o
Kd =
5V
phasenverschoben. Beispielhaft ist nachfolgend
eine VHDL-AMS Modellbeschreibung für einen Phasenvergleicher, realisiert
als Analogmultiplizierer, aufgeführt.
library IEEE, IEEE_proposed;
use IEEE.math_real.ALL;
use IEEE_proposed.electrical_systems.ALL;
entity phasedetect is
generic (gain : real := 0.0; -- gain factor
vdc : voltage := 0.0; -- dc offset
vg1 : voltage := 0.0; -- threshold voltage
vhigh : voltage := 0.0; -- maximum output voltage
vlow : voltage := 0.0); -- minimum output voltage
port (terminal i_fm_plus : electrical;
terminal i_fm_minus : electrical;
terminal i_vco_plus : electrical;
terminal i_vco_minus : electrical;
terminal o_pd_plus : electrical;
terminal o_pd_minus : electrical);
end phasedetect;