Schaltungstechnik

7.6 PLL-Schaltkreis 519
7.6 PLL-Schaltkreis
Ein PLL-Schaltkreis ist ein Phasenregelkreis (PLL: Phased-Locked-Loop) in dem
ein zunächst freilaufender spannungsgesteuerter Oszillator (VCO: Voltage-Controlled-Oscillator)
mit dem Ausgangssignal u 2 der Frequenz f 2 mittels eines Phasen-Regelkreises
mit einem gegebenen Eingangssignal u 1 mit der Frequenz f 1
synchronisiert wird. Der Regelkreis besteht aus einem Phasendetektor (PD: Phase-
Detector) bzw. Phasenvergleicher an dessen Eingang das Referenzsignal u 1 und
der VCO-Ausgang u 2 anliegt, einem Tiefpass (LF: Loop-Filter) mit der Ausgangsspannung
u f und dem VCO. Bild 7.6-1 zeigt das Grundprinzip eines PLL-Schaltkreises.
u1 ; 1 ud uf PD
LF
u 2 ; 2
VCO
Bild 7.6-1: Phasenregelkreis mit spannungsgesteuertem Oszillator (VCO), Phasendetektor
(PD) und Loop-Filter (LF)
Anwendungen von PLL-Schaltkreisen ergeben sich vielfältig u.a. für die Taktrückgewinnung
aus digitalen Signalfolgen, für die Taktsignalsynchronisation, für
die FM-Demodulation und allgemein für die Synchronisation bei Signalquellen
(PLL-Synthesizer). Ein Schaltungsentwickler sollte das Grundprinzip von PLL-
Schaltkreisen beherrschen.
7.6.1 Aufbau und Wirkungsprinzip
Gemäß dem prinzipiellen Aufbau eines PLL-Schaltkreises wird als erstes eine
Testanordnung betrachtet (Bild 7.6-2). Die hierarchisch gegliederte Testanordnung
verwendet einen VCO HS1 zur Aufbereitung eines Testsignals. Das sinusförmige
Testsignal u1 soll einen Frequenzsprung aufweisen. Der zunächst freischwingende
VCO der Phasenregelschleife HS2 mit u2 als Ausgangssignal muss dann durch eine
Regelspannung uf so nachgeführt werden, dass u2 synchron zu u1 ist. Der Phasenvergleicher
ist im Block HS3 enthalten. Für den Phasenvergleicher gibt es verschiedene
Realisierungsmöglichkeiten.