Mikrorechentechnik 1 Mikroprozessoren und Mikrocontroller

MRT1 © Urbas 

Mikrorechentechnik 1 

Mikroprozessoren und 

Mikrocontroller 

Technische Universität Dresden 

9.10.2006 

PD Dr.-Ing. habil. Leon Urbas

2 

Übersicht 

• Architektur von Mikrorechnern 

� von Neumann Rechnerarchitektur 

� Unterschiedliche Befehlssätze 

• Rechnerkonzepte 

� Mikrocontroller 

� ASIC, FGPA 

� DSP 

• Prozessorfamilie Intel 80x86 

• Architektur des 8086 

MRT1 © Urbas

MRT1 © Urbas 

Rechnerarchitektur

4 

von Neumann Architektur 

• Drei Grundbestandteile 

� Zentrale 

Recheneinheit (CPU) 

� Speicher (Memory) 

� Ein-/Ausgabe (I/O) 

• Komponenten sind durch 

Busse verbunden 

• Struktur unabhängig von 

Problem, aber Programm 

problemspezifisch � 

programmgesteuerter 

Universalrechner 

• Zentrale Steuerung 

durch CPU 

CPU 

Ein-/ 

Ausgabe 

Bussystem 

Speicher 

(ROM, RAM) 

MRT1 © Urbas

5 

Zentrale Recheneinheit (CPU) 

• Zentrale Ablaufsteuerung 

und Ausführung von 

Befehlen 

• Steuerwerk (Control Unit) 

� Interpretiert Befehle 

(Decoder) 

� Steuert die anderen 

Komponenten an 

• Rechenwerk (Arithmetric 

Logical Unit, ALU) 

� Führt die eigentlichen 

Berechnungen durch 

� Ein oder mehrere 

Zwischenspeicher 

(Register) 

(opt.) 

Daten 

Daten 

Register 

Daten 

ALU 

zum Daten-/Adreßbus 

Busschnittstelle 

Daten 

(opt.) 

Steuer- 

signale 

Steuersignale 

Befehle 

Steuerwerk 

exte 

Steuer 

MRT1 © Urbas

6 

Speicher 

• Unstrukturiert, d.h. 

lineare Abfolge von 

Plätzen mit fester 

Wortlänge. 

• Plätze werden über 

Adresse einzeln 

angesprochen. 

• Befehle und Daten im 

selben Speicher. 

• Bedeutung des Inhalts 

einer Speicherstelle ist 

kontextabhängig 

MRT1 © Urbas

7 

von Neumann Zyklus 

• Zwei-Phasen-Konzept der Befehlsverarbeitung mit fünf 

aufeinanderfolgenden Teilschritten 

• Interpretationsphase 

� FETCH : Laden des Befehls auf den Befehlszeiger zeigt 

aus dem Speicher in das Befehlsregister 

� DECODE : Steuerwerk löst Befehl in 

Schaltinstruktionen für das Rechenwerk auf 

• Ausführungsphase 

� FETCH OPERANDS : Laden der Operanden aus dem 

Speicher 

� EXECUTE : Ausführen der Operation und ggf. 

Verändern des Befehlszeigers. 

� UPDATE INSTRUCTION POINTER : Erhöhen des 

Befehlszeigers (parallel zu FETCH/DECODE und FETCH 

OPERANDS) 

MRT1 © Urbas

MRT1 © Urbas 

Befehlssatz

9 

Unterschiedliche Befehlssätze 

• Art und Menge der an ALU und Speicher 

angebundenen Register bedingen 

unterschiedliche Befehlssätze: 

� Stack-Architektur 

� Akkumulator-Architektur 

� Allzweckregister-Architekturen 

� Register-Register-Maschinen (Load-Store- 

Architektur) 

� Register-Speicher-Maschinen 

� Speicher-Speicher-Maschinen 

MRT1 © Urbas

10 

Stack-Architektur 

• Ergebnisspeicher sind als 

Stack (LIFO) realisiert 

• Häufig nur Zugriff auf 

oberste Speicherstelle des 

Stacks (PUSH, POP) 

• Beispiel: C � A + B 

PUSH A ; Stack � A 

PUSH B ; Stack � B 

ADD ; die obersten 2 

Elemente addieren 

POP C ; C � Stack. 

• Sehr einfach 

• Mathematische Terme 

ohne Klammern 

MRT1 © Urbas

11 

Akkumulator Architektur 

• Ein ausgezeichnetes 

Register: Akkumulator 

• Akku wirkt an allen 

Operationen mit, 

• LOAD und STORE wirken 

nur auf Akku (LDA und 

STA). 


LDA A ; AR � A 

ADD B ; AR � AR + B 

STA C ; C � AR 

• Jede Operation braucht 

nur eine Adresse � Ein- 

Adress-Maschine 

• Kompaktes Befehlsformat 

MRT1 © Urbas

12 

Register-Register-Architektur 

• Operationen arbeiten nur 

mit Registern 

• Zugriff auf Speicher mit 

LOAD und STORE 

• Viele Register (32-512) 

• Beispiel: C � A+B 

LOAD R1, A ; R1�A 

LOAD R2, B ; R2�A 

ADD R3, R1, R2 ; 

R3 � R1 + R2 

STORE C, R3 ; C � R3 

• einfache Befehle fester 

Länge (RISC) 

• alle Instruktionen 

brauchen in etwa gleich 

lange 

MRT1 © Urbas

13 

Register-Speicher Architektur 

• Operationen greifen auf 

Register und/oder 

Speicher zu 


MOV AX, A ; AX � A 

ADD AX, B ; 

AX � AX +B 

MOV C, AX ; C � AX 

• Komplexe Befehle 

variabler Länge (CISC) 

• stark unterschiedliche 

Zeiten für 

Instruktionsausführung 

MRT1 © Urbas

Entwicklung von Mikroprozessoren 

MRT1 © Urbas

15 

1971: Intel 4004 

• Erster Mikroprozessor 

� 4 bit Akkumulator 

Architektur 

� 2300 Transistoren in 8 

µm 

pMOS-Technologie 

� 3 x 4 mm² 

� 750 kHz 

� 8 bis 16 Zyklen / 

Instruktion 

• 8bit: I8008, i8080 

MRT1 © Urbas

16 

1977–1980: 16-Bit Mikroprozessoren 

• 1977: Texas Instruments TMS 9900 

• 1978: Intel 8086 

� 29000 Transistoren, 8 MHz 

� Erweiterte Akkumulator-Architektur 

� 20 Bit Adressierung durch segmentiertes 

Adressierungsschema 

• ZilogZ8000 

• Motorola MC68000 

� 68000 Transitoren, 8 MHz 

� Mikroprogrammierung 

� 32 Bit Allzweckregister 

� 8 Adress-und 8 Datenregister 

• National SemiconductorNS16016 

MRT1 © Urbas

17 

1981 IBM PC 

• Prototyp 1979 

� Ursprünglich: Motorola 

68000, aber verzögert 

� Stopgap-Prototyp mit 

8088 boards 

� 8088 ist 8086 mit 8-bit 

Datenbus � System 

langsamer, aber billiger 

• Erwartete Verkaufszahlen: 

250 Tausend 

• Erreichte Verkaufszahlen 

(incl. Nachfolger): 

mehrere 100 Millionen 

MRT1 © Urbas

18 

Mitte 80‘er 32-Bit Mikroprozessoren 

• CISC Mikroprozessoren: 

� Motorola MC68020 / MC68030 / MC68040 / MC68060 

� National SemiconductorNS32032 / NS32332 / NS32532 

� Intel i386 / i486 / Pentium (64/32 Bit-Prozessor) 

� Familienkonzepte: Kompatibilität innerhalb einer 

Prozessorfamilie, auch mit 16-Bit-Vorgängern 

• RISC Mikroprozessoren: 

� AdvancedMicroDevicesAm29000 (~1987) 

� Sun MicrosystemsSPARC 

� MIPS Technologies MIPS R2000 / MIPS R3000 

MRT1 © Urbas

19 

Ab etwa 1990: 64/32-Bit Mikro 

• ROSS Technologies hyperSPARC 

• SUN Microsystems superSPARC 

• Motorola 88110 

• IBM, Motorola PowerPC601 (MPC601) 

• Merkmale der Mikroprozessoren: 

� 64-Bit Struktur 

� interne Parallelarbeit (Befehlspipelining, arithmetisches 

Pipelining, nebenläufige Abarbeitung von Maschinenbefehlen) 

� Befehls- und Datencaches 

� Virtuelle Speicherverwaltung 

� Speicher- und Peripherieanbindung 

MRT1 © Urbas

Transitoren / Prozessor 

(aus 20 http://www.intel.com/pressroom/kits/events/moores_law_40th/index.htm) 

MRT1 © Urbas

MRT1 © Urbas 

Mikrocontroller

22 

Einsatz von Mikrorechnern in 

technischen Anwendungen 

• Signale aus physikalischer 

Umgebung erfassen 

• Verarbeiten 

• Technischen Prozess mit 

Steuerinformation 

beeinflussen 

• Einsatzbereiche 

� Automatisierungstechnik 

� Messtechnik 

� Kommunikationstechnik 

� … 

CPU 

Speicher 

Bussystem 

I/O 

Technischer 

Prozess 

MRT1 © Urbas

23 

Mikrocontroller 

• Ein-Chip-Computersysteme, mit nahezu sämtliche 

Komponenten auf einem Chip 

� CPU, 

� Programmspeicher (meist auf ROM- oder Flash-Basis), 

� Arbeitsspeicher, 

� Ein-/Ausgabe-Schnittstellen, 

� + spezielle Peripherieblöcke: 

� Taktgeneratoren, 

� EEPROM-Speicher, 

� CAN-, USB-, serielle oder Ethernet-Schnittstellen, … 

� LCD-Controller und –treiber 

� hochauflösende Analog-Digital-Wandler 

MRT1 © Urbas

24 

Vielfältige Anwendungsbereiche 

• Eingebettete Systemen in 

technischen 

Gebrauchsartikeln 

� Waschmaschine, 

� Chipkarten (Geld-, 

Telefonkarten), 

� Unterhaltungselektronik 

� Büroelektronik, 

� Kraftfahrzeug (ABS, 

Airbag, 

Motorsteuerung, ESP, 

usw.), 

� Mobiltelefon 

MRT1 © Urbas

25 

Mikrocontroller-Familie 8051 (8bit) 

• Ursprünglich Intel, 

inzwischen mehr als 50 

Hersteller 

• Verkauf > 100 Millionen / 

Jahr 

• 4K bytes internal ROM 

• 128 bytes internal RAM 

• Vier 8-bit I/O ports 

• Zwei 16 bit Timer 

• Serielle Schnittstelle 

• 64K external code memory 

space 

• 64K external data memory 

space 

• 210 bit-addressable locations 

MRT1 © Urbas

26 

Mikrocontroller SAB80X5x5 

• Wie 8051 

� Externe Speichererweiterung durch 

Port 0 und Port 2 

� Full-Duplex serielle Schnittstelle 

� Timer/Counter 0 und 1 

� Multifunktioneller Port 3 

� gleiche Speicheraufteilung für RAM 

(128Byte) und ROM (4k) 

• SAB80X515 

� 128 Byte RAM und 4k ROM hinzugefügt 

� 16-Bit-Zähler mit Vorteiler, 

Vergleichsfunktionen und Möglichkeiten 

um auf externe Ereignisse zu reagieren 

� Capture/Compare Einheit zur 

Generierung von Taktsignalen oder 

Pulsen 

� 16-Bit Watchdog, 

� 8-Bit A/D-Wandler (mit 

programmierbarer Referenz), 

� zusätzliche 8-Bit Boards 

� programmierbarer Taktausgang. 

� Arithmetikeinheit 

MRT1 © Urbas

27 

Mikrocontroller 80C166 

• 16 Bit „8051“ mit RISC-Architektur 

• Capture/Compare-Einheit für PWM, 

• Taktsignalgenerierung, 

• D/A-Wandlung zur Messung von externen 

Zeitabläufen 

• Interrupts: 

� 8 Eingängen für externe Ereignisse 

� 16 Prioritätsebenen 

� Reaktionszeit 250ns - 600ns garantiert 

• 2 serielle Full-Duplex Schnittstellen mit eigenen 

Baudrategeneratoren 

• 76 digitale I/O Ports 

• 10 Kanal 10 Bit A/D-Wandler mit ca. 10m s 

Wandelzeit 

• 16 Kanal Pulsweitenmodulator 

• 2*16-Bit Timer/Counter Einheiten (400/200ns 

Auflösung) 

• serielle Schnittstellen mit Baudrategeneratoren 

• spezielle Derivate C161 für CAN / Profibus 

Applikationen 

MRT1 © Urbas

MRT1 © Urbas 

Alternativen zu Mikrocontrollern

29 

Strukturierte Logikschaltungen 

(aus Fuchs 2002) 

MRT1 © Urbas

30 

ASIC 

• ASIC (Application Specific 

Integrated Circuits) 

� Entwurf nach 

Kundenwünschen 

� Feste Verarbeitungsfunktionalität 

� Hohe Verarbeitungsgeschwindigkeit 

• 10-100 Mio Gatter technisch 

möglich 

• Hohe Entwicklungskosten 

• Erste Ansätze zu 

„konfigurierbaren“ Systemen 

� Memory 

� Intgrated DSP 

(aus Bauer 2002) 

MRT1 © Urbas

31 

Programmierbare Logikbausteine 

• FPGA: Field Programmable 

Gate Array 

� Enthält fertige 

Standardfunktionen 

� Einmalige 

Programmierung durch 

Herstellung von 

Verbindungen 

� Flexibler als ASICS 

� Langsamer und 

höherer 

Energieverbrauch 

MRT1 © Urbas

32 

Digitaler Signal Prozessor 

• mehrere Daten- und 

Adressbusse 

• � Durchführung mehrere 

Rechenoperationen in einem 

Takt 

� Digitale Filter 

� Signalverarbeitung 

� Datenverarbeitung 

� Numerik 

� Modulation 

� Spektralanalyse 

• Mikroprozessor benötigt ca. 5 

– 10 fache Taktfrequenz um 

FFT gleich schnell berechnen 

zu können 

(MAC Einheit aus Ottmar & Plettl 2003) 

MRT1 © Urbas

33 

Erste Zusammenfassung 

• Mikroprozessoren 

� 1971: Intel 4004, 2003 Transistoren, 4bit 

� 2004: Intel Itanium 2, 592 Mio Transistoren, 64bit 

� CISC�RISC, Parallelisierung, SISD + SIMD 

• Mikrocontroller: System on a Chip 

� Integrierte Peripherie 

� Neue Kommunikationsschnittstellen 

• Leistungssteigerung durch Spezialisierung und 

Parallelisierung 

� ASICs, FGPAs, DSPs 

MRT1 © Urbas

34 

Kriterien für Prozessorauswahl 

• Angepasste Verarbeitungsbreite (1,8,16,32,…) 

• Adressierbarer Speicher 

• Speichermedien (ROM, PROM, EPROM, …) 

• Interne Zeitbasis für Echtzeitanwendung 

• Interruptbehandlung 

• Angepasste Verarbeitungsgeschwindigkeit 

• Gleitkommaunterstützung 

• Leistungsaufnahme 

• Temperaturbereich 

• Ein/Ausgabemöglichkeiten AE,AA,BE,BA,Impulse 

• Lieferbarkeit, Preis, Rabatt 

• Programmiersystem (Sprache, Libs, EZ-Kern, IBS) 

MRT1 © Urbas

MRT1 © Urbas 

Modellprozessor 

Intel 80x86

36 

8086 im real mode als Modellprozessor für 

die Mikrorechentechnik 

• Kosten: Allgemeine 

Verfügbarkeit von x86- 

Prozessoren und 

Emulatoren für mac, ppc, 

linux � Geringe Kosten 

• Dokumentation: 

Vielfältige Literatur, gute 

Softwareunterstützung 

• Angemessenheit: 

Grundprinzipien sind 

übertragbar, 

• Einsatz in eingebetteten 

Systemen als 

Mikrocontroller 80C186 

(Integrierter Interruptcontroller, Timer, DMA) 

MRT1 © Urbas

37 

10 M 

1M 

100K 

10K 

Prozessorfamilie i80x86 

• Alle 2 Jahre ein neuer Prozessor 

• 1978: 8086 16 Bit Prozessor 

4004 

1975 1980 1985 1990 1995 2000 

Pentium III 

8080 

8086 

80286 

80486 

80386 

Pentium 

Pentium II 

MRT1 © Urbas

38 

8086 Prozessor 

• c‘t 13/2003 „Vieles hat sich in den letzten 

Jahren in der Computerszene verändert. Das 

Diskettenlaufwerk ist längst passé, der DVD- 

Brenner gehört mittlerweile zum Standard. MS- 

DOS ist in einer winzigen Nische von Windows 

XP verschwunden, und statt PacMan spielt man 

heute Egoshooter in 3D. Nur die x86er- 

Prozessor-Architektur steckt noch in jedem PC. 

Dabei war der 8086-Prozessor damals gar nicht 

revolutionär, sondern nur eine logische 

Fortentwicklung bestehender 8-Bit-Systeme. 

Durchgesetzt hat er sich einige Jahre später vor 

allem, weil IBM den ersten Personal Computer 

mit einem 8088-Prozessor ausstattete […]“ 

MRT1 © Urbas

39 

Blockschaltbild 8086 CPU 

• Execution Unit (EU) 

� Befehlskodierung 

� Ausführung 

• Bus Interface Unit (BIU) 

� Befehlsund 

Daten 

Handling 

(aus Vierhaus & Galke 2000) 

MRT1 © Urbas

40 

i8086 Execution Unit 

• Arithmetische logische Einheit 

(ALU) 

• Temporäre Register 

• Steuereinheit 

• Statusregister (Flags) 

• 4 Mehrzweckregister 

� AX – Akkumulator 

� BX – Basisregister 

� CX – Count Register 

� DX – Datenregister 

• Spezialregister 

� SP – Stackpointer 

� BP – Basepointer 

� SI – Source Index 

� DI – Destination Index 

MRT1 © Urbas

41 

i8086 Bus Interface Unit 

• Addressaddierwerk mit 20 

Bit Addressbreite 

• Befehlswarteschlange 

• Register 

� CS – Code Segment 

� DS – Data Segment 

� SS – Stack Segment 

� ES – Extra Segment 

� IP – Instruction Pointer 

MRT1 © Urbas

42 

i8086 Addressaddierwerk 

• Addition von 2 16-bit Addressen 


MRT1 © Urbas

43 

Zusammenspiel der Register 

• Universelle Register 

� AX hat bevorzugte Funktion. Einige 

arithmetische Operationen, z. B. die 

Multiplikation und die Division, sind nur 

über den Akku durchführbar. 

� BX wird als Basisregister für indirekte 

Adressierung benutzt. 

� CX ist das Zählerregister für Schleifen 

und Wiederholungsoperationen. 

� DX wird zur Multiplikation und Division 

von 16-Bit-Worten verwendet. Bei 

indirekten I/O-Befehlen enthält dieses 

Register die Kanalnummer. 

• segmentierte Speicherverwaltung "special 

purpose„ Register. 

� CS Code-Segment-Register, IP Offset 

für Befehle 

� DS Daten-Segment-Register, BX und 

Indexregister SI, DI Offset für Daten 

• Stack 

� SS - Stack-Segment-Register enthält 

die Segmentbasisadresse, Offset in 

Stapelzeiger SP oder Basiszeiger BP. 

• Extra 

� ES Extrasegment für String- 

Operationen, Offsetadresse im 

Zielindexregister DI. 


MRT1 © Urbas

44 

286 

• Aufwärtskompatible 

Weiterentwicklung 

� 16 Bit Datenbus 

� 24 Bit Addressbus 

� Vier nebenläufig 

arbeitende 

Einheiten: 

AU, EU, BU, IU 


MRT1 © Urbas

45 

386 Pentium 

• Pipeline aus 6 

Einheiten 

• 34 Register mit 32bit 

• Superskalare Architektur 

• Füllen der Pipeline 

MRT1 © Urbas

46 

Zusammenfassung 

• I80x86 aufwärtskompatible Prozessorfamilie 

trotz drastischer Änderungen in der Architektur 

� 16bit � 32bit � 64bit 

� EU/BIU � Superskalare Architektur 

� CISC � RISC + Microcode 

• Aufwärtskompatibel: Maschinennahes Programm 

läuft auf allen Familien 

MRT1 © Urbas

47 

Zusammenfassung 

• von Neumann Architektur 

� 3-6 Komponenten: CPU (Steuer- und Rechenwerk), Speicher, Ein- 

/Ausgabe, Bussystem 

� Serielle Verarbeitung 

� Daten und Befehle in einem Speicher (� Harvard) 

� Unterschiedliche Befehlssätze (Stack-, Akku-, Register-Register, Register- 

Speicher-Architektur) 

� Mikroprozessor: CPU (incl. Cache, Co-Proz.,…), Beispiel 80x86-Familie 

� Mikrocontroller: Komplettsystem auf einem Chip, Beispiel 8051-Familie 

• Schnellere Alternativen für spezielle Problemstellungen 

� Logikschaltung (ASIC, FPGA) - Parallelverarbeitung 

� Digitaler Signal Prozessor – Single Instruction / Multiple Data 

• Intelfamilie - 8086, 286, 386, Pentium 

� CPU-Komponenten: Execution Unit, Bus Interface Unit 

� Registersatz mit Akkumulator und Zusatzregistern 

� Adressaddierwerk zur Adressierung von 1 MByte mit 16 bit-CPU 

MRT1 © Urbas

48 

Weiterführende Literatur 

• WWW: 

� von Neumann, J. (1945) First Draft of a Report on the 

EDVAC 

http://www.virtualtravelog.net/entries/2003-08- 

TheFirstDraft.pdf 

� Vierhaus (2000) Prozessor-Architektur. Kapitel 5 - 

Mikroprozessoren für PCs: die X86-Familie. 

http://www.informatik.tucottbus.de/~fsi/alt/skripte/proz_WS99/proz-5.pdf 

• Bücher: 

� Giloi, W. (1993) Rechnerarchitektur, 2.Auflage. Berlin: 

Springer 

� Flik, T. (2001) Mikroprozessortechnik, 6. Auflage. Berlin 

Springer 

MRT1 © Urbas

Mikrorechentechnik 1 Mikroprozessoren und Mikrocontroller

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?