Digitaltechnik I Grundschaltungen
Digitaltechnik I Grundschaltungen
Digitaltechnik I Grundschaltungen
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 1 -<br />
4. Wichtige logische und technische <strong>Grundschaltungen</strong><br />
Lernziele<br />
In Kapitel 4 lernen Sie wichtige <strong>Grundschaltungen</strong> aus den Bereichen Schaltnetze und<br />
Schaltwerke kennen. Die große Vielfalt möglicher Formen wird anhand systematischer<br />
Gliederung erschlossen und mit Hilfe ausgewählter Beispiele verdeutlicht. Die Unterschiede<br />
zwischen logischen Schaltungen und ihren technischen Entsprechungen (Digitalelektronik)<br />
werden untersucht.<br />
Allgemeines<br />
Ganz unabhängig von der Art der technischen Realisierung gibt es eine Reihe logischer<br />
<strong>Grundschaltungen</strong>, die zentrale Bedeutung besitzen. Zu unterscheiden sind die beiden<br />
Hauptgruppen<br />
• Schaltnetze (kombinatorische Logik)<br />
• Schaltwerke (sequentielle Logik)<br />
Ein wesentlicher Unterschied beider Gruppen ist darin zu sehen, daß die Schaltwerke variable<br />
Speicherelemente (Flipflops) enthalten, die bei den Schaltnetzen nicht vorhanden sind.<br />
Wir beschränken uns an dieser Stelle zunächst auf Schaltnetze. Nach DIN 44700 sind dies<br />
Schaltungsanordnungen, deren Wert am Ausgang zu jedem Zeitpunkt ausschließlich von den<br />
Werten an den Eingängen zu diesem Zeitpunkt abhängt. Somit enthält ein Schaltnetz keine<br />
Speicher, es ist eine Anordnung der kombinatorischen Logik. Nachfolgend einige Beispiele für<br />
wichtige <strong>Grundschaltungen</strong> dieser Art:<br />
• Gatterschaltungen<br />
• Codierschaltungen (Codierer, Decodierer, Umcodierer)<br />
• Multiplexer<br />
• Vergleicher<br />
• Arithmetisch-logische Schaltungen (ALU, z.B. Additions-/ Subtraktionsschaltungen)<br />
4.1 Gatterschaltungen<br />
Wie bereits in Kapitel 3 begründet, besitzen NAND- und NOR-Gatter die größte praktische<br />
Bedeutung. Sie sind daher auch als technische Schaltungen in einer Vielzahl von Varianten<br />
verfügbar. Die gängigen Schaltkreisfamilien TTL und CMOS enthalten für spezielle<br />
Anwendungen außerdem noch UND- sowie ODER-Gatter.<br />
4.2 Codierschaltungen<br />
Zu dieser Gruppe von Schaltnetzen gehören der Codierer, der Decodierer und der Umcodierer.<br />
Gemeinsames Merkmal dieser Schaltungen ist ein- bzw. ausgangseitige<br />
Verarbeitung/Bereitstellung codierter Signale (Zeichen- bzw. Zifferncodes, siehe Abschnitt 1.3)<br />
Der Codierer (engl. Encoder)<br />
Ein Codierer ist eine Binärschaltung, die eine Menge von Eingangswerten im 1-aus-n-Code in<br />
eine Menge von Ausgangswerten in einem beliebigen n-aus-m-Code überführt. Das logische<br />
Symbol folgt aus Bild 4.1<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 2 -<br />
Bild 4.1: Schaltungssymbol für Codierer (Beispiel Dezimal/BCD)<br />
Beispiel: Entwurf eines Codierers vom 1-aus-10-Code in den Aiken -Code<br />
Die logische Schaltung kann folgendermaßen dargestellt werden (Bild 4.2):<br />
Ein Umschalter an den Eingängen des Schaltnetzes schaltet einen der zehn Eingänge E 0 bis<br />
E 9 auf logisch '1' die übrigen sollen vereinbarungsgemäß auf logisch '0' liegen. An den<br />
Ausgängen A 0 bis A 3 wird der zugeordnete Aiken - Code (Tabelle 1.1) gebildet.<br />
1-aus-10-Code: Aiken – Code<br />
Bild 4.2: Prinzip des Codierers<br />
Der Entwurf des Codierers erscheint zunächst äußerst mühsam, da die Funktionstabelle bei<br />
den vier Ausgangsgrößen A0 bis A9 zehn Eingangsgrößen E0 bis E9 enthalten müßte. Damit<br />
ergäben sich 2 10 = 1024 Kombinationen. Da jedoch die allermeisten niemals auftreten können,<br />
also als "don't care" - Bedingungen zu betrachten sind, genügt es, eine verkürzte<br />
Funktionstabelle Tabelle 4.1 zu entwerfen. Diese enthält eingangsseitig die zehn<br />
verschiedenen Schalterstellungen, E0 bis E9, bei denen jeweils eine der Größen log. '1' ist.<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 3 -<br />
Tabelle 4.1 Unvollständige Funktionstabelle des Codierers<br />
Aus Tabelle 4.1 folgen die Funktionsgleichungen zur Realisierung der logischen Schaltung<br />
A0 = E1 + E3 + E5 + E7 + E9<br />
A1 = E2 + E3 + E5 + E8 + E9<br />
A2 = E4 + E6 + E7 + E8 + E9<br />
A3 = E5+ E6 + E7 + E8 + E9<br />
(4.1)<br />
(4.2)<br />
(4.3)<br />
(4.4)<br />
Wie leicht einzusehen, ist eine Minimierung der Gleichungen (4.1) bis (4.4) nicht möglich. Der<br />
entsprechende Funktionsplan (Bild 4.3) kann daher direkt angegeben werden.<br />
Bild 4.3: Logische Schaltung des Codierers<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 4 -<br />
Der Decodierer (engl. Decoder)<br />
Ein Decodierer ist eine Binärschaltung, die eine Menge von Eingangswerten in beliebigem naus-m-Code<br />
in eine Menge von Ausgangswerten im 1-aus-n-Code überführt. Der Decodierer<br />
ist somit genau die Umkehrung des Codierers. Würde man je einen Codierer und einen<br />
Decodierer in Reihe schalten, so entstünde an den Ausgängen des Decodierers der Code, der<br />
am Eingang vorhanden wäre. Bild 4.4 zeigt das Schaltungssymbol eines Decodierers.<br />
4 BCD/DEC 10<br />
Bild 4.4: Schaltungssymbol für Decodierer (Beispiel BCD/Dezimal)<br />
Beispiel: Entwurf eines Decodierers für den 8-4-2-1 BCD-Code in den 1-aus-10-Code.<br />
Entwurfsziel wird eine logische Schaltung sein müssen, die 4 Eingänge (für die vier Bitstellen<br />
des BCD-Codes) mit 10 Ausgängen (für den 1-aus-10-Code) verknüpft. Bei methodischer<br />
Vorgehensweise ergibt sich die Problemlösung in folgenden Einzelschritten:<br />
• Aufstellung der Funktionstabelle<br />
• Ermittlung der Funktionsgleichung<br />
• Überprüfung der Funktionsgleichung auf Vereinfachungsmöglichkeiten<br />
• Umformung der minimierten Funktionsgleichung und Skizze der logischen Schaltung<br />
Die Funktionstabelle der Schaltung ist in Tabelle 4.2 dargestellt.<br />
Tabelle 4.2 Funktionstabelle des Decodierers<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 5 -<br />
Die zehn Funktionsgleichungen für A0 bis A9 können direkt der Tabelle 4.2 entnommen werden,<br />
weitere Vereinfachungen entfallen. Würden die "Pseudotetraden" (Dezimalzahlen 10 bis 15) als<br />
"don't- care" - Bedingungen eingeführt, so wären Minimierungsmöglichkeiten gegeben. In<br />
unserem Fall sollen jedoch beim Auftreten von Pseudotetraden alle Ausgänge auf log. 0 liegen.<br />
Nachfolgend die Funktionsgleichungen in disjunktiver Normalform:<br />
A = E · E · E · E (4.5)<br />
0<br />
1<br />
3<br />
3<br />
2<br />
2<br />
1<br />
A = E · E · E ·E (4.6)<br />
2<br />
3<br />
2<br />
1<br />
A = E · E ·E · E (4.7)<br />
3<br />
3<br />
2<br />
1<br />
A = E · E ·E ·E (4.8)<br />
4<br />
3<br />
2<br />
1<br />
A = E ·E · E · E (4.9)<br />
5<br />
3<br />
2<br />
1<br />
A = E ·E · E ·E (4.10)<br />
6<br />
3<br />
2<br />
1<br />
A = E ·E ·E · E (4.11)<br />
7<br />
3<br />
2<br />
1<br />
A = E ·E ·E ·E (4.12)<br />
8<br />
3<br />
2<br />
1<br />
A = E · E · E · E (4.13)<br />
1<br />
A = E · E · E ·E (4.14)<br />
9<br />
3<br />
2<br />
1<br />
0<br />
0<br />
0<br />
0<br />
0<br />
0<br />
0<br />
0<br />
0<br />
0<br />
Die den Gleichungen (4.5) bis (4.14) entsprechende logische Schaltung ist in Bild 4.5<br />
dargestellt.<br />
Unter schaltungstechnischen Gesichtspunkten könnte der Decoder durch Ausklammern von<br />
gemeinsamen Variablen bzw. Termen in den Gleichungen (4.5) bis (4.14) technisch einfacher<br />
gestaltet werden. Eine entsprechende digitalelektronische Schaltung ist mit dem CMOS -<br />
Schaltkreis 4028 gegeben.<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 6 -<br />
Bild 4.5: Logische Schaltung des Decodierers<br />
Der Umcodierer<br />
Ein Umcodierer, auch Codeumsetzer genannt, ist eine Binärschaltung, die einen beliebigen naus-m-Code<br />
in einen anderen n-aus-m-Code überführt. Hierbei kann die Wortbreite i des<br />
Eingangscodes unterschiedlich zu der des Ausgangscodes j sein. Der kombinatorische<br />
Zusammenhang zwischen den im Schaltungssymbol (Bild 4.6) dargestellten Eingangscode 'X'<br />
und dem Ausgangscode 'Y' wird durch eine Tabelle hergestellt.<br />
I X/Y J<br />
Bild 4.6: Schaltungssymbol für Umcodierer<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 7 -<br />
Beispiel: Umcodierer für die Ansteuerung von 7-Segmentanzeigen mit dem 8-4-2-1 BCD-Code<br />
Eine 7-Segmentanzeige mit der üblichen Zuordnung der Einzelsegmente zu den Ziffern 0 bis 9<br />
ist in Bild 4.7 dargestellt<br />
Bild 4.7: 7-Segmentanzeige mit Darstellung der Dezimalziffern<br />
Die Entwicklung der logischen Schaltung geschieht in der gleichen Weise wie beim Decodierer.<br />
Wir erhielten mit i = 4 (BCD- Code) und j = 7 (7 - Segment-Code) eine Schaltung mit 4<br />
Eingängen und 7 Ausgängen. Eine Auswertung der Funktionstabelle würde uns sieben<br />
Gleichungen für die Segmente a bis g liefern.<br />
Bei komplizierteren Schaltungen wie z.B. zur Umcodierung ASCII - Zeichen in den erweiterten<br />
BCD - Code (EBCDIC), werden meist Festwertspeicher (ROM bzw. EPROM) benutzt. Diese<br />
enthalten die notwendige Funktionstabelle in gespeicherter Form. Sollen ASCII - Zeichen der<br />
Wortbreite 7 Bit in EBCDIC - Zeichen mit Paritätsbit umgesetzt werden, so ist ein<br />
Festwertspeicher mit der Organisation 128 x 9 erforderlich. Jede der 128 Speicherstellen (2 7 =<br />
128) enthielte ein vollständiges 9 Bit- Datenwort (8 Bit + Paritätsbit).<br />
4.3 Multiplexer<br />
Ein Multiplexer ist eine Binärschaltung, die nach DIN 44300 allgemein Nachrichten von einer<br />
Gruppe von Nachrichtenkanälen an eine andere Gruppe übergibt. Zwei Sonderfälle sind<br />
besonders wichtig:<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 8 -<br />
• Konzentration von n Kanälen auf einen Kanal (konzentrierender Multiplexer)<br />
• Verteilung von einem Kanal auf n Kanäle (expandierender Multiplexer oder Demultiplexer)<br />
Beide Fälle sind in Bild 4.8 symbolisch dargestellt<br />
a) b)<br />
Bild 4.8: Wichtige Formen von Multiplexern: a) Konzentierender Multiplexer mit m Steuerleitungen<br />
und max. 2 m Eingängen.<br />
b) Expandierender Multiplexer mit m Steuerleitungen und<br />
max. 2 m Ausgängen<br />
4.4 Vergleicher (Komparatoren)<br />
Ein Vergleicher oder Komparator ist eine Binärschaltung, die zwei mehrstellige Dualzahlen<br />
bezüglich der Relation "kleiner als", "gleich", "größer als" vergleicht. Bild 4.9 zeigt das<br />
entsprechende Schaltungssymbol.<br />
Bild 4.9: Schaltungssymbol eines digitalen Komparators zum Vergleich von zwei n – stelligen<br />
Dualzahlen<br />
4.5 Arithmetisch-logische Schaltungen<br />
Jeder Digitalrechner benötigt zur Durchführung von arithmetischen Operationen wie z.B.<br />
• Addieren<br />
• Subtrahieren<br />
• Multiplizieren<br />
• dividieren<br />
ein "Rechenwerk". Da in diesem Rechenwerk auch logische Operationen (z.B. Negieren,<br />
UNDieren, ODERieren) durchgeführt werden können, wurde der Begriff ALU (= Arithmetic<br />
Logic Unit) für derartige Schaltungen gebildet. Gemeint sind damit Digitalschaltungen, die<br />
derartige Operationen binär vornehmen können. Wie aus der numerischen Mathematik<br />
geläufig, können alle arithmetischen Operationen auf die Addition zurückgeführt werden. Aus<br />
diesem Grund besitzen die Additionsschaltungen die höchste Bedeutung.<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 9 -<br />
Beispiele für höhere Rechenoperationen:<br />
• Subtraktion: Komplementbildung und Addition des Subtrahenden<br />
• Multiplikation: Mehrfach addieren und links schieben<br />
• Division: Mehrfach subtrahieren (s.o.) und rechtsschieben<br />
4.5.1 Einfache Arithmetikschaltungen<br />
Aufgabe: Addition zweier einstelliger Duahlzahlen A bzw. B.<br />
A + B = ? "+" =ˆ "plus"<br />
Rechenvorschrift:<br />
0 + 0 = 0<br />
0 + 1 = 1<br />
1 + 0 = 1<br />
1 + 1 = 1 + Übertrag (Carry)<br />
Der Halbaddierer<br />
Eine der wichtigsten <strong>Grundschaltungen</strong> für ALUs ist der Halbaddierer. Er ist in der Lage, die<br />
o.a. einfache Aufgabe zu lösen, d.h. die Summe S mit Übertrag C der beiden einstelligen<br />
Dualzahlen A sowie B zu bilden. Bild 4.10 läßt die Zusammenhänge erkennen.<br />
Funktionstabelle Realisierung Gl.<br />
A B S C S = A·B<br />
+ A· B (4.15) S: Summe<br />
0 0 0 0 C = A·B (4.16) C: Übertrag<br />
0 1 1 0<br />
1 0 1 0<br />
1 1 0 1<br />
A<br />
B<br />
=1<br />
&<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
S<br />
C<br />
=ˆ<br />
A + S<br />
HA<br />
B C<br />
Bild 4.10: Realisierungsmöglichkeiten und Schaltungssymbol des Halbaddierers
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 10 -<br />
Realisierung des Halbaddierers mit "NAND"<br />
Verwendung der konjunktiven Normalform (KKNF)<br />
A B S C S ( A + B)(<br />
· A + B)<br />
= (4.17)<br />
0 0 0 0 Umformen und erweitern<br />
0<br />
1<br />
1<br />
1<br />
0<br />
1<br />
1<br />
1<br />
0<br />
0<br />
0<br />
1<br />
S = A· A + A· B + B· A + B· B<br />
S = A· ( A + B)<br />
+ B· ( A + B)<br />
C = A·B<br />
(4.18)<br />
(4.19)<br />
( A·B)<br />
· B· ( A·B)<br />
S = A·<br />
(4.20)<br />
A<br />
B<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
&<br />
C = A·B (4.21)<br />
& & S<br />
Bild 4.11: Realisierung des Halbaddierers mit NAND<br />
&<br />
& C<br />
Ein Nachteil des Halbaddierers ist allerdings darin zu sehen, daß die Verarbeitung eines<br />
Eingangsübertrages -etwa von einer niederwertigen Dualstelle- nicht möglich ist. Da kein<br />
entsprechender Eingang vorhanden ist, beschränkt sich die Anwendung dieser<br />
Grundschaltunng auf Einzelbitadditionen. Eine folgerichtige Erweiterung des Halbaddierers<br />
stellt der Volladdierer dar. Diese Grundschaltung ermöglicht daher auch problemlos den Aufbau<br />
mehrstelliger Rechenwerke, wobei für jede zu addierende Dualstelle ein Volladdierer benötigt<br />
wird.<br />
Der Volladdierer<br />
Da der Volladdierer neben den beiden Eingängen für die Operanden A und B noch zusätzlich<br />
den Eingang Ci besitzt, ist sein logisches Verhalten im Vergleich zum Halbaddierer komplexer.<br />
Die folgende Funktionstabelle (Tabelle 4.4) läßt jedoch erkennen, daß der VA ohne<br />
Eingangsübertrag (Ci = 0) das gleiche logische Verhalten besitzt wie der HA.
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 11 -<br />
Tabelle 4.4 Funktionstabelle des Volladdierers<br />
Ci A B S Co<br />
0 0 0 0 0<br />
0 0 1 1 0<br />
0 1 0 1 0<br />
0 1 1 0 1<br />
1 0 0 1 0<br />
1 0 1 0 1<br />
1 1 0 0 1<br />
1 1 1 1 1<br />
I. Realisierung: Kaskadierung von zwei HA<br />
Wie leicht zu überprüfen ist, kann der VA durch die Kaskadierung von zwei einzelnen HA<br />
verwirklicht werden, wobei der Ausgang von HA1 zusammen mit Ci der zweiten Additionsstufe<br />
HA2 zugeführt wird. Der Ausgangsübertrag Co entsteht durch ODERieren der beiden<br />
Einzelüberträge C1 bzw. C2.<br />
Ci C0<br />
A<br />
HA1<br />
C1<br />
B S<br />
Ci<br />
+ C0<br />
A<br />
VA<br />
B S<br />
HA2 C2<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
≥1<br />
Nicht genormt !!<br />
Bild 4.12: Realisierungsmöglichkeit und Schaltungssymbol des Volladdierers<br />
II. Realisierung des Volladdierers mit Exklusiv - ODER<br />
Weitere Realisierungsmöglichkeiten des VA bieten die logischen Funktionen Antivalenz<br />
(Exklusiv-ODER) sowie Äquivalenz (negierte Antivalenz). Die Auswertung der Funktionstabelle<br />
führt uns auf die folgende Boolsche Gleichung. Hierbei wurde unter Anwendung des<br />
Distributivgesetzes ("Ausklammern") der Ausdruck passend umgeformt. Wenn der erste<br />
geklammerte Teilausdruck als F1 bezeichnet wird, so ist leicht einzusehen, daß der zweite<br />
F sein muß.<br />
Klammerausdruck 1<br />
( A·B<br />
+ A· B)<br />
Antivalenz<br />
( EX-ODER<br />
)<br />
( A·<br />
B + A·B)<br />
·Ci<br />
S = · Ci<br />
+<br />
(4.22)<br />
�����<br />
�����<br />
Äquivalenz<br />
Die folgende Umformung von F1 soll diesen Sachverhalt belegen
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 12 -<br />
F<br />
1<br />
A·B<br />
A· B<br />
F1<br />
= A·B<br />
+ A· B<br />
F1<br />
= ( A + B)(<br />
· A + B)<br />
= A· �A + A·B + A·<br />
B + B�<br />
·B<br />
F = A·B + A·<br />
B<br />
1<br />
=<br />
+<br />
0<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
0<br />
wzbw.<br />
Somit kann die Boole‘sche Gleichung für S ausschließlich durch zwei Exclusiv-ODER Gatter<br />
realisiert werden.<br />
S = F1<br />
· Ci<br />
+ F1<br />
·Ci<br />
(4.23)<br />
�����<br />
�<br />
� Antivalenz<br />
Die Schaltgleichung für den Ausgangsübertrag Co wird ebenfalls Tabelle 4.3 entnommen und<br />
umgeformt bzw. vereinfacht.<br />
C<br />
C<br />
o<br />
o<br />
Ci<br />
A<br />
B<br />
=<br />
A·B· C<br />
i<br />
+ A·B·C +<br />
( A·B<br />
+ A· B)<br />
= A·B·<br />
Ci<br />
·F1<br />
= A·B + Ci<br />
·<br />
�����<br />
F1<br />
i<br />
A· B·C<br />
=1<br />
&<br />
i<br />
+ A·B·C<br />
i<br />
(4.24)<br />
=1 S<br />
Bild 4.13: Realisierung des Volladdierers mit Exklusiv-ODER- sowie UND-Gattern<br />
&<br />
Eine verbreitete Form der logischen Schaltung des Volladdierers ist in Bild 4.14 dargestellt:<br />
= 1<br />
C0
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 13 -<br />
A<br />
&<br />
& &<br />
& &<br />
&<br />
B & S<br />
Ci<br />
Bild 4.14: Realisierung des Volladdierers ausschließlich mit NAND<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
&<br />
& C0<br />
Hierbei wurden die beiden Exklusiv-ODER-Gatter für die Summenfunktion (Bild 4.13) durch die<br />
entsprechenden NAND-Gatter der HA-Schaltung gemäß Bild 4.11 ersetzt. Die Gleichung für<br />
den Ausgangsübertrag Co wird auf NAND-Form gebracht.<br />
o<br />
( A·B)<br />
+ ( C ·F ) ( A·B)(<br />
· C ·F )<br />
C = =<br />
(4.25)<br />
i<br />
1<br />
4.5.2 Mehrstufige Additionsschaltung/ALU<br />
i<br />
1<br />
Werden diese sehr einfachen <strong>Grundschaltungen</strong> Halb- und Volladdierer passend erweitert, so<br />
entstehen mehrstufige Additionsschaltungen. Diese sind in der Lage, eine (theoretisch) unbegrenzte<br />
Datenwortbreite zu unterstützen. Da -wie bereits oben dargestellt- alle<br />
Rechenoperationen auf die Addition zurückgeführt werden können, ist mit derartigen<br />
Additionschaltungen die Grundlage für den Aufbau von einfachen Rechenwerken (ALU =ˆ Arithmetic<br />
Logic Unit) gelegt. Die ALUs besitzen zusätzlich noch entsprechende Funktionslogik, um<br />
neben der Addition weitere Operationen vornehmen zu können. Hierzu zählen<br />
• Negieren eines Operanden<br />
• Addition des negierten Operanden ( =ˆ Subtraktion)<br />
• Logische Operationen: UNDieren, ODERieren, EX-ODERerieren<br />
Mehrstufige Additionsschaltungen lassen sich untergliedern in<br />
• Seriell arbeitende Addierer (Serienaddierer) und<br />
• Paralleladdierer<br />
Bei den seriell arbeitenden Addierern ist praktisch nur ein Volladdierer vorhanden, beide<br />
Operanden werden aus seriellen Speichern (Schieberegister) Bit für Bit ausgelesen, das<br />
Ergebnis in einem der Operandenregister gespeichert. Nach Abschluß einer Addition, die<br />
jeweils bei n bit Datenwortbreite auch n Rechenschritte erfordert, ist ein Operand durch das<br />
Summenergebnis vollständig überschriebenen. Der Aufbau dieser Schaltungen wird auch bei
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 14 -<br />
langen Wortlängen sehr einfach, die Rechengeschwindigkeit ist wegen der seriellen<br />
Arbeitsweise gering.<br />
Bei den Paralleladdierern wird höherer Aufwand getrieben, nämlich ein Volladdierer pro<br />
Bitstelle. Das Ergebnis stünde somit nach nur einem Rechenschritt, d.h. n-mal schneller als<br />
beim Serienaddierer zu Verfügung. Dies ist allerdings nicht korrekt, da in der Praxis<br />
Signalverzögerungszeiten der technischen Bauelemente berücksichtigt werden müssen. Der<br />
ungünstigste Fall ist dann gegeben, wenn ein Übertrag der Bitstelle 0 alle höherwertigen VA-<br />
Stufen durchlaufen muß. Dieser nicht auszuschließende Fall begrenzt die<br />
Arbeitsgeschwindigkeit des "einfachen" Paralleladdierwerkes. Es wird daher auch im<br />
englischen Sprachraum von 'Adder with ripple carry' (Paralleladdierwerk mit Serienübertrag)<br />
gesprochen, eben weil der Übertrag alle Stufen nacheinander durchlaufen muß. Ein Beispiel für<br />
diesen Schaltungstyp bietet die bekannte 4-bit ALU in TTL-Technik vom Typ 74181. Sie ist<br />
kaskadierbar und ermöglicht so den Aufbau von einfachen Rechenwerken mit (sinnvollen)<br />
Datenwortbreiten von 4-, 8-, 12-, 16-Bit.<br />
Soll der o.a. Nachteil des Paralleladdierers vermieden werden, so müssen alle Übertrage der<br />
einzelnen VA's gesammelt und gemeinsam in paralleler Form verarbeitet werden. Es<br />
entstehen verhältnismäßig komplizierte Schaltungen, die das Rechenergebnis bereits nach<br />
einer Signallaufzeit bereitstellen können. Diese werden auch als (parallele) Addierwerke mit<br />
Parallelübertrag ('Adder with Look-ahead-Carry') bezeichnet.<br />
Beispiel: Addierwerk mit Serienübertrag (ripple carry)<br />
Als Beispiel zeigt Bild 4.15 das Prinzip des Paralleladdierwerkes mit Serienübertrag. Die<br />
Umschalter an. . .a0 sowie bn...b0 sollen die einzelnen Bitstellen der Operanden A bzw. B<br />
darstellen. In der praktischen Anwendung würden hierfür Speicherelemente als<br />
Operandenregister verwendet. Das Ergebnis wird als Summe S mit Hilfe der LEDs sn...s0<br />
angezeigt, wobei ggf. die höchstwertigste Stelle con zu beachten ist.<br />
L ( =ˆ 0)<br />
H ( =ˆ 1)<br />
an bn a1 b1 a0 b0<br />
co n co1 co0<br />
VAn -1 VA1 VA0<br />
Sn Sn -1 S1 S0<br />
Bild 4.15: Prinzip des Addierwerkes mit Serienübertrag<br />
4.6 Grundlagen der Schaltwerke<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
Ci0= 0<br />
Schaltwerke enthalten neben logischen Schaltungen auch Speicherelemente. Zu den<br />
"klassischen" Binärspeichern zählen die Flipflops. Diese entstehen, indem die Ausgänge von
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 15 -<br />
zwei Gattern wechselseitig auf die Eingänge zurückgeführt werden. Durch diese Rückwirkung<br />
entsteht eine Schaltung mit zwei stabilen Zuständen, die man auch als bistabile Kippstufe<br />
bezeichnet. Werden Kapazitäten in den Rückführungsleitungen eingesetzt, so entstehen<br />
Schaltungen mit einem stabilen (Monostabile Kippstufe oder Monoflop) bzw. keinem stabilen<br />
Zustand (Astabile Kippstufe oder Multivibrator).<br />
Unter Kippstufen sind binäre Schaltungen zu verstehen, deren Ausgangszustände nicht nur von<br />
den Zuständen der Eingangsvariablen, sondern auch von zwei inneren Zuständen abhängen.<br />
Diese inneren Zustände kommen durch Rückführung von Ausgängen auf Eingänge der<br />
Schaltung zustande. Je nach Art der Rückführung sind die nachfolgenden Gruppen von<br />
Kippstufen zu unterscheiden:<br />
• Flipflops (bistabile Kippstufen)<br />
• Monoflops (monostabile Kippstufen)<br />
• Multivibratoren (astabile Kippstufen)<br />
4.6.1 Die Basis – Flipflops<br />
Die weitaus wichtigste Gruppe von Kippstufen sind die Flipflops. Diese werden in sehr hohen<br />
Stückzahlen in verschiedenen technischen Bauformen als integrierte Schaltkreise eingesetzt.<br />
Die allereinfachste Form eines Flipflops, das sogenannte Basis-Flipflop entsteht jedoch aus der<br />
Zusammenschaltung von zwei Gattern mit je zwei Eingängen.<br />
Die möglichen Grundformen von Basis-Flipflops entstehen aus der praktischen Umsetzung der<br />
nachfolgenden Forderungen:<br />
(1) Ein Basis - Flipflop muß zwei verschiedene innere Zustände annehmen können, von<br />
denen der eine am Ausgang Q log. '1' und der andere log. '0' erzeugt.<br />
(2) Mindestens zwei äußere Eingänge E1 und E2 müssen vorhanden sein.<br />
Aus der Bedingung (2) folgt, daß vier (2 2 = 4) Zustandskombinationen der Eingangssignale<br />
entstehen, von denen widerum eine Zuordnung der charakteristischen Ausgangssignale<br />
möglich ist:<br />
1 - Setzverhalten am Ausgang<br />
0 - Setzverhalten am Ausgang<br />
Bistabiles Verhalten<br />
Es bleibt eine vierte Kombination übrig, die einer dieser Verhaltensweisen zugeordnet werden<br />
muß. Aus diesen Vorstellungen heraus entstehen 3 verschiedene Grundtypen von Basis -<br />
Flipflops. Insgesamt sind 3 x 12 = 36 Kombinationen möglich, von denen 20 geeignet<br />
erscheinen. Wenige Kombinationen jedoch (z.B. NOR-Basis- Flipflop, NAND-Basis-Flipflop)<br />
besitzen praktische Bedeutung.<br />
4.6.1.1 Das NOR-Basis-Flipflop<br />
Das NOR-Basis-Flipflop besteht aus zwei NOR-Gattern, deren Ausgänge jeweils auf den<br />
zweiten Eingang des anderen Gatters geführt sind. Bild 4.16 läßt die Anordnung erkennen. Mit<br />
Hilfe der NOR- Funktionstabelle kann das statische Verhalten der Schaltung leicht bestimmt<br />
werden.<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 16 -<br />
E1<br />
E2<br />
≥ 1<br />
≥ 1<br />
Bild 4.16 Schaltung des NOR- Basis-Flipflop<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
Q1<br />
Q2<br />
Funktionstabelle NOR<br />
x1 x2 y<br />
0 0 1<br />
0 1 0<br />
1 0 0<br />
1 1 0<br />
Ein Eingang 1 � Ausgang 0<br />
Liegen beide Eingänge auf '1' (E1 = E2 = 1), dann befinden sich die beiden Ausgänge Q1 bzw.<br />
Q2 auf logisch '0'. Dieser Zustand ist sehr unzweckmäßig und sollte bei der praktischen<br />
Anwendung des NOR-Basis-Flipflops vermieden werden. Würden sich nämlich beide Eingänge<br />
ändern auf den statischen Speicherzustand mit E1 = E2 = 0, so wäre der nachfolgende Zustand<br />
an den Ausgängen des Flipflops nicht definiert. Die folgenden drei aktiven Zustände sind beim<br />
NOR-Basis-Flipflop zu beachten:<br />
Setzen mit E1 = 1 und E2 = 0: � Q1 = 0<br />
Q2 = 1<br />
Rücksetzen mit E1 = 0 und E2 = 1 � Q1 = 1<br />
Q2 = 0<br />
Speichern mit E1 = 0 und E2 = 0 � bistabiles Verhalten (alter Zustand bleibt erhalten)<br />
Soll das NOR-Basis Flipflop als Speicher arbeiten, so befindet es sich üblicherweise mit E1 = E2<br />
= 0 im bistabilen Grundzustand.<br />
Behandlung von Folgezuständen<br />
Aufgrund der verschiedenen inneren Zustände eines Flipflops ist die Reaktion auf äußere<br />
Signale an den Eingängen eine unterschiedliche. Deshalb ist es notwendig, zwischen dem<br />
bisherigen Zustand zur Zeit tn und dem neuen Zustand nach einer Änderung der logischen<br />
Signale an den Eingängen des Flipflops zum Zeitpunkt tn+1 unterscheiden zu können. Die bisher<br />
übliche Kennzeichnung der Ein- und Ausgangssignale einer logischen Schaltung kann damit<br />
das Verhalten eines Flipflops nicht mehr korrekt beschreiben. Die Abfolge der Signalzustände<br />
wird daher mit einem zusätzlichen Index gekennzeichnet.<br />
Zustand n: Kennzeichnung der Signale zur Zeit tn<br />
Folgezustand n+1: Kennzeichnung der Signale zur Zeit tn+1<br />
Diese Zusammenhänge sind bei allen Digitalschaltungen, bei denen inneren Zustände<br />
vorhanden sind, d.h. die Speicherelemente enthalten, zu berücksichtigen. Damit lassen sich<br />
auch komplexere Schaltungen wie z.B. Zähler, die aus mehreren Flipflops und Logikelementen<br />
zusammengesetzt sein können, durch eine Reihe zeitlich aufeiner folgender Signalzustände<br />
beschreiben. Im Gegensatz zum Flipflop sind dann allerdings nicht zwei Zustände tn sowie tn+1<br />
zu beachten, sondern je nach Komplexität der Schaltung sehr viel mehr, d.h. tn, tn+1, tn+2, ...,
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 17 -<br />
tn+m. Schaltungen, deren logische Signale sowohl von äußeren als auch von gespeicherten<br />
inneren Zuständen abhängen, werden im Gegensatz zu den Schaltnetzen allgemein als<br />
Schaltwerke bezeichnet.<br />
Tabelle 4.5 kennzeichnet das NOR-Basis-Flipflop bezüglich seines Folgeverhaltens. Diese<br />
Funktionstabelle, die ganz ähnlich den statischen Tabellen für Schaltnetze aufgebaut ist, wird<br />
auch als Analysetabelle bezeichnet.<br />
n n<br />
Da es nicht sehr zweckmäßig ist, die bisherigen Ausgangssignale Q1 bzw. Q2 und die<br />
n+1<br />
Folgesignale Q1 bzw. Q2<br />
n+1 gemeinsam darzustellen, wird üblicherweise von der sehr viel<br />
übersichtlicheren verkürzten Analysetabelle ausgegangen. Diese enthält nicht nur logische '0'-<br />
bzw. '1'-Signale, sondern auch im Fall des (bistabilen) Speicherzustandes die bisherigen,<br />
unveränderten Ausgangssignale in der Form<br />
n<br />
Q 1 bzw.<br />
n<br />
Q 1<br />
Tabelle 4.5 Funktionstabellen zur Analyse des NOR-Basis-FF<br />
a) vollständige Tabelle<br />
b) verkürzte Tabelle<br />
Zustand:n Folgezustand: n+1<br />
n 1<br />
E 1<br />
+ n 1<br />
E 2<br />
+ n<br />
Q 1<br />
n 1<br />
Q 1<br />
+ n 1<br />
Q 2<br />
+ n 1<br />
E 1<br />
+ n 1<br />
E 2<br />
+ n<br />
Q 1<br />
+<br />
0 0 0 0 1 0 0 n<br />
Q 1<br />
0 0 1 1 0 0 1 1 0<br />
0 1 0 1 0 1 0 0 1<br />
0 1 1 1 0 1 1 0 0<br />
1 0 0 0 1<br />
1 0 1 0 1<br />
1 1 0 0 0<br />
1 1 1 0 0<br />
Analyse des Übergangsverhaltens<br />
Bisher wurde nur das stationäre Verhalten des NOR-Basis-Flipflops betrachtet. Viel wichtiger<br />
jedoch ist das Übergangsverhalten bei Signalwechseln an den Eingängen. Dieses kann<br />
behandelt werden, indem die Rückführungen jeweils aufgetrennt und die möglichen<br />
Zustandskombinationen beider Gatter auf Widersprüche hin untersucht werden. Bild 4.17 läßt<br />
das Prinzip erkennen. Die Schaltgleichungen Gl. 4.26 bzw. Gl. 4.27 geben das jeweilige Verhalten<br />
der Gatter G1 und G2 bezüglich der Schnittstellen R1 und R2 an.<br />
E1<br />
E2<br />
R2<br />
R1<br />
≥ 1<br />
Q1<br />
≥1<br />
Bild 4.17 Zur Analyse des Übergangsverhaltens beim NOR-Basis-FF<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
G1<br />
G2<br />
Q2<br />
1<br />
Q +<br />
n<br />
2<br />
n<br />
Q 1<br />
1
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 18 -<br />
Die Gleichungen 4.26 und 4.27 entsprechen den NOR-Funktionen der beiden Gatter G1 sowie<br />
G2.<br />
R : Q = E + R = E • R<br />
(4.26)<br />
1<br />
2<br />
1<br />
2<br />
1<br />
2<br />
2<br />
1<br />
1<br />
R : Q = E + R = E • R<br />
(4.27)<br />
Analysediagramm<br />
2<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
2<br />
1<br />
Denkt man sich nun die Rückführungen der logischen Schaltung (Bild 4.17) an den<br />
Schnittstellen R1 bzw. R2 aufgetrennt, so ist es möglich, die Gleichungen 4.26 sowie 4.27<br />
systematisch auszuwerten und die Ergebnisse als Funktionstabelle darzustellen. Tabelle 4.6<br />
läßt diese Zusammenhänge erkennen. Die markierten stabilen Betriebszustände zeichnen sich<br />
dadurch aus, daß die entsprechenden Ausgänge Q1 und Q2 die gleichen Signalkombinationen<br />
besitzen wie die Rückführungen R1 bzw. R2. Treten bestimmte Kombinationen in einer Zeile<br />
doppelt auf, so liegt bistabiles Verhalten vor. Eine Instabilität liegt beim letzten Zustand mit R1<br />
= R2 = 1 vor.<br />
Tabelle 4.6 Analysediagramm NOR-Basis-Flipflop<br />
n n+1<br />
E1 E2<br />
R1 R2 0 0 0 1 1 0 1 1<br />
0 0 1 1 1 0 0 1 0 0<br />
0 1 0 1 0 0 0 1 0 0<br />
1 0 1 0 1 0 0 0 0 0<br />
1 1 0 0 0 0 0 0 0 0<br />
Q1 Q2 Q1 Q2<br />
Beispiel: Übergang von Q1 = 0 und Q2 = 1 nach<br />
Q1 = 1 und Q2 = 0<br />
Die Synthesetabelle<br />
Eine für den Entwurf von Flipflop-Anwendungsschaltungen wie z.B. Zähler besonders<br />
zweckmäßige Form der Funktionstabelle stellt die Synthesetabelle dar. Sie kennzeichnet bei<br />
allen möglichen Änderungen der Ausgangssignale Q1 bzw. Q2 von tn nach tn+1 die hierzu<br />
notwendigen Eingangssignale an den Eingängen E1, E2 des Flipflops. Tabelle 4.7 zeigt den<br />
Aufbau für das NOR-Basis-Flipflop. Die Synthesetabelle kann gewonnen werden aus den<br />
Informationen der vollständigen Analysetabelle oder aber des Analysediagramms. Besonders<br />
zu beachten sind die mit 'X' gekennzeichneten don't- care Bedingungen, die beim praktischen<br />
Zählerentwurf zur Vereinfachung der Schaltung mit herangezogen werden sollten.<br />
Tabelle 4.7 Synthestabelle des NOR-Basis-Flipflops<br />
a) vollständige Tabelle b) verkürzte Tabelle<br />
Q<br />
n<br />
1<br />
Q<br />
n<br />
2<br />
Q +<br />
n<br />
1<br />
1<br />
Q +<br />
n<br />
2<br />
1<br />
E +<br />
n<br />
1<br />
1<br />
n 1<br />
E 2<br />
+ n<br />
Q 1<br />
Q +<br />
0 1 0 1 x 0 0 0 x 0<br />
0 1 1 0 0 1 0 1 0 1<br />
1 0 0 1 1 0 1 0 1 0<br />
1 0 1 0 0 x 1 1 0 x<br />
Eine besonders zweckmäßige und sehr übersichtliche Darstellungsweise für das dynamische<br />
Verhalten eines Flipflops liefert das Zustandsdiagramm, welches in ähnlicher Form auch in<br />
anderen Bereichen der Technik (z.B. Petri-Netze zur Modellierung/Dokumentation von Echtzeit-<br />
n<br />
1<br />
1<br />
E +<br />
n<br />
1<br />
1<br />
E +<br />
n<br />
2<br />
1
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 19 -<br />
Prozessen) Verwendung findet. Dargestellt werden die Ausgangssignale Q1Q2 des Flipflops als<br />
Zustandstandsknoten. Die einzelnen gerichteten Wirkungslinien oder Kanten kennzeichnen die<br />
Abfolge der verschiedenen möglichen Flipflop- Zustände. An den Kanten widerum steht die<br />
Markierung für die Eingangssignale E1E2, die den Wechsel von einem Zustandsknoten zu<br />
einem anderen (Folgezustand) erst ermöglichen. Bild 4.18 zeigt diese Art der Darstellung für<br />
das NOR-Basis-Flipflop.<br />
x0<br />
x1<br />
01 00<br />
10<br />
Bild 4.18 Zustandsdiagramm des NOR-Basis-Flipflops<br />
xx<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
11<br />
11<br />
00<br />
Dargestellt ist die gleiche Information, die auch in der Sythesetabelle (Tabelle 4.7) enthalten ist,<br />
allerdings in sehr viel anschaulicherer Form. Die mögliche don't-care-Bedingung 'x' bedeutet,<br />
daß die entsprechende Eingangsvariable entweder den Zustand log. '0' oder '1' annehmen<br />
kann.<br />
Interessanterweise vollzieht sich jeder Zustandswechsel beim NOR- Basis-Flipflop über den<br />
Ausgangszustand 00. Dies bedeutet, daß beide Ausgänge nicht gleichzeitig ihre Werte ändern<br />
können. Zuerst wird der Ausgang, der eine 1 führte, auf Null gesetzt. Erst anschließend kann<br />
der andere Ausgang auf log. '1' wechseln.<br />
Der Zustand 11 an den Ausgängen ist instabil. Er wird erreicht mit E1 = E2 = 0, kann aber mit<br />
jeder Kombination xx an den Eingängen E1,E2 wieder verlassen werden. Diese Instabilität<br />
könnte jedoch nur bei ideal gleichartigen NOR-Gattern auftreten. Die Folge wäre eine<br />
Schwingung an den Ausgängen. Bei technischen Schaltelementen mit gerinfügig<br />
unterschiedlichen Parametern wird sich jedoch bei E1 = E2 = 0 immer ein stabiler<br />
Ausgangszustand, d.h. entweder Q1 = 1 und Q2 = 0 oder umgekehrt einstellen.<br />
4.6.1.2 Das NAND-Basis-Flipflop<br />
Wegen seiner Dualität zur NOR-Schaltung ist bei Flipflops, die aus zwei NAND-Gattern<br />
aufgebaut sind, ein vergleichbares logisches Verhalten zu erwarten. Bild 4.19 zeigt ein<br />
derartiges NAND- Basis-Flipflop und eine NAND-Funktionstabelle.<br />
01<br />
1x<br />
10<br />
0x
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 20 -<br />
E1<br />
E2<br />
Bild 4.19 Schaltung des NAND-Basis-Flipflops<br />
&<br />
&<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
Q1<br />
Q2<br />
Funktionstabelle NAND<br />
x1 x2 y<br />
0 0 1<br />
0 1 1<br />
1 0 1<br />
1 1 0<br />
Ein Eingang 0 � Ausgang 1<br />
Da jedoch der Ausgang y eines NAND-Gatter mit log. '0' an einem beliebigen Eingang auf log.<br />
'1' angehoben wird, ist beim NAND- Basis-Flipflop der Zustand E1 = E2 = 0 zu vermeiden.<br />
Hingegen ist mit E1 = E2 = 1 der bistabile oder Speicherzustand dieses Flipflops definiert.<br />
Damit besitzt das NAND-Basis-Flipflop die nachfolgenden drei stabilen Betriebszustände:<br />
Setzen mit E1 = 1 und E2 = 0: � Q1 = 0<br />
Q2 = 1<br />
Rücksetzen mit E1 = 0 und E2 = 1 � Q1 = 1<br />
Q2 = 0<br />
Speichern mit E1 = 1 und E2 = 1 � bistabiles Verhalten<br />
(alter Zustand bleibt erhalten)<br />
Zu beachten ist, daß beim NAND-Basis-Flipflop der bistabile Speicherzustand dann gegeben<br />
ist, wenn beide Eingänge auf log. '1' liegen.<br />
Tabelle 4.8 Analysetabellen des NAND-Basis-Flipflops<br />
a) vollständige Tabelle<br />
Zustand: n Folgezustand: n+1<br />
b) verkürzte Tabelle<br />
n n+1 n n+1 n+1 n n+1 n+1 n+1<br />
E1 E1 Q1 Q1 Q2<br />
E1 E1 Q1 Q2<br />
0 0 0 1 1 0 0 1 1<br />
0 0 1 1 1 0 1 1 0<br />
0 1 0 1 0 1 0 0 1<br />
0 1 1 1 0 1 1 Q1<br />
1 0 0 0 1<br />
1 0 1 0 1<br />
1 1 0 0 1<br />
1 1 1 1 0<br />
Analyse des Übergangsverhaltens<br />
n n<br />
/Q1<br />
Das Übergangsverhalten des NAND-Basis-Flipflops läßt sich ganz ähnlich bestimmen wie beim<br />
NOR-Basis-Flipflop. Hierzu werden die beiden Rückführungen entsprechend Bild 4.20 mit den<br />
Schnittstellen R1' bzw. R2' versehen.
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 21 -<br />
E1<br />
E2<br />
R2‘<br />
R1‘<br />
&<br />
&<br />
Bild 4.20 Zur Analyse des Übergangsverhaltens beim NAND-Basis-FF<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
Q1<br />
Q2<br />
Die entstehenden Schaltgleichungen 4.28 bzw 4.29 entsprechen den NAND-Funktionen der<br />
beiden Gatter G1 sowie G2.<br />
R1´ : Q1 = E1˙ R2 = �1 + �2 (4.28)<br />
R2´ : Q2 = E2˙ R 1 = �2 + �1 (4.29)<br />
Auch die Synthesetabelle (Tabelle 4.9) des NAND-Basis-Flipflops läßt erkennen, daß bezüglich<br />
des Setz- und Rückstzverhaltens kein Unterschied zum entsprechenden NOR-Flipflop besteht.<br />
Tabelle 4.9 Synthetabelle des NAND-Basis-Flipflops<br />
a) vollständige Tabelle b) verkürzte Tabelle<br />
n n n+1 n+1 n+1 n+1<br />
Q1 Q2 Q1 Q2 E1 E2<br />
n n+1 n+1 n+1<br />
Q1 Q1 E1 E2<br />
0 1 0 1 1 x 0 0 1 x<br />
0 1 1 0 0 1 0 1 0 1<br />
1 0 0 1 1 0 1 0 1 0<br />
1 0 1 0 x 1 1 1 x 1<br />
Das Analysediagramm des NAND-Basis-Flipflops ist mit Tabelle 4.10 dokumentiert. Es ist<br />
ähnlich wie beim NOR-Basis-Flipflop entstanden durch die Auswertung der Gleichungen 4.28<br />
bzw. 4.29 mit der Markierung der möglichen stabilen Betriebszustände.<br />
Tabelle 4.10 Analysediagramm NAND-Basis-Flipflop<br />
n n+1<br />
E1 E2<br />
R1´ R2´ 0 0 0 1 1 1 1 0<br />
0 0 1 1 1 1 1 1 1 1<br />
0 1 1 1 1 1 0 1 0 1<br />
1 1 1 1 1 0 0 0 0 1<br />
1 0 1 1 1 0 1 0 1 1<br />
Q1 Q2 Q1 Q2<br />
Das Zustandsdiagramm (Zustandsgraph) des NAND-Basis-Flipflops (Bild 4.21) zeigt einen<br />
vergleichbaren Verlauf wie beim NOR-Basis- Flipflop, allerdings erfolgt hier ein Wechsel der
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 22 -<br />
Signale an den Ausgängen über den Zwischenzustand 11, d.h. Q1 = 1 und Q2 = 1.<br />
Entsprechend unterschiedlich ist auch der bistable Speicherzustand mit E1 = E2 = 1.<br />
1x<br />
0x<br />
01 11<br />
10<br />
xx<br />
Bild 4.21 Zustandsdiagramm des NAND-Basis-Flipflops<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
00<br />
00<br />
4.6.1.3 Anwendungen von NOR- und NAND- Basis-Flipflops<br />
11<br />
01<br />
x0<br />
Bei den integrierten Schaltungen der Klasse Schaltwerke und damit bei den technischen<br />
Bauformen der Kippstufen besitzen die NOR- bzw. NAND-Schaltungstechnik eine zentrale<br />
Bedeutung. Daher beruhen auch komplexere Schaltungen wie z.B. Zähler, Register etc. auf<br />
den NOR- bzw. NAND-Basis-Flipflops. Da es zahlreiche leistungsfähige Standardschaltungen<br />
mit verhältnismäßig hohen Integrationsgrad gibt, werden die Basis-Flipflops als "Glue Logic" für<br />
die höher integrierten mikroelektronischen Bausteine der Stufen MSI bis VLSI vorwiegend an<br />
den Stellen eingesetzt, wo deren Anwendung keine schaltungstechnischen oder<br />
wirtschaftlichen Vorteile verspricht. Hier sind vor allem zu nennen:<br />
• Statische 1-Bit Speicher<br />
• Speicherung/Verriegelung von Schaltzuständen<br />
• Entprellen mechanischer Schaltkontakte<br />
Entprellschaltung für mechanische Kontakte<br />
Ein besonderes Problem der praktischen Digitalelektronik stellt die störungsfreie Verbindung<br />
elektronischer mit elektromechanischen Elementen (Relais, Schütze, Taster, Schalter, etc.) dar.<br />
Aufgrund ihrer mechanischen Eigenschaften besitzen die Kontakte allgemein die Eigenschaft<br />
des Prellens. Dies bedeutet, daß sowohl beim Schließen als auch beim Öffnen eines Kontaktes<br />
nicht sofort dessen neue Lage eingenommen werden kann. Der Übergangsvorgang äußert sich<br />
vielmehr in einer mehr oder minder gedämpften mechanischen Schwingung des bewegten<br />
Kontaktelementes. Als Folge dieser Schwingung entstehen zahlreiche kurze Schaltimpulse bis<br />
der Übergangsvorgang abgeklungen ist. Bild 4.22 zeigt prinzipiell den Prellvorgang beim<br />
Öffnen und Schließen eines mechanischen Kontaktes.<br />
10<br />
x1
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 23 -<br />
Bild 4.22 Kontaktprellen eines mechanischen Schalters<br />
Das Kontaktprellen kann dadurch vermieden werden, indem der betreffende mechanische<br />
Kontakt als Umschalter ausgebildet und mit den Eingängen E1 sowie E2 eines NAND-Basis-<br />
Flipflops entsprechend Bild 4.23 verbunden wird. Eine ganz ähnliche Schaltung wäre mit Hilfe<br />
eines NOR-Basis-Flipflops zu realisieren.<br />
RP RP<br />
1<br />
0<br />
I I II<br />
Prellen beim<br />
Schliessen<br />
RP<br />
UB+<br />
UB+<br />
Bild 4.23 Entprellschaltung unter Anwendung des NAND-Basis-Flipflops<br />
Die Funktion der Schaltung beruht darauf, daß ein Flipflop während des Speicherzustandes<br />
seinen bisherigen Inhalt beibehält. Wird also der Kontakt S in Bild 4.23 von Pos. I nach Pos. II<br />
umgeschaltet, so bleibt der Ausgang Q1 des Flipflops auf log. '1' stehen, da beide Eingänge<br />
während des Umschaltens mit E1 = E2 = 1 das Flipflop in den Speicherzustand bringen. Wird<br />
erstmalig die neue Position mit E1 = 1 und E2 = 0 eingenommen, so erscheint Q1 = 0, auch<br />
wenn infolge des mechanischen Prellens noch mehrfach der Zwischenzustand E1 = E2 = 1<br />
eingenommen wird. Schnelle digitalelektronische Schaltkreise, wie z.B. Zähler, die am Ausgang<br />
des Flipflops angeschlossen sind, registrieren damit genau einen Schaltimpuls.<br />
Ein Nachteil dieser Schaltung besteht im höheren Aufwand, da stets Umschaltkontakte<br />
erforderlich sind, auch wenn dies von der logischen Funktion her nicht notwendig wäre.<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
&<br />
&<br />
Q1<br />
Q2<br />
Prellen beim<br />
Öffnen<br />
H I<br />
L<br />
II<br />
II<br />
I
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 24 -<br />
4.6.2 Monostabile Kippstufen<br />
Als klassische Schaltung ist die monostabile Kippstufe oder kurz Monoflop sehr eng mit dem<br />
Flipflop verwandt. Wird anstelle einer galvanischen Kopplung der beiden Gatter ein<br />
Rückführungszweig als RC-Glied ausgebildet, so entsteht eine Schaltung, die einen<br />
(monostabilen) dauerhaften Grundzustand sowie einen zeitweiligen, d.h. metastabilen Zustand<br />
besitzt. Durch passende Auslegung der Zeitkonstante läßt sich die Impulszeit in weiten<br />
Grenzen veränden. Bild 4.24 zeigt das allgemeine Schaltsymbol.<br />
E<br />
Bild 4.24 Schaltsymbol monostabile Kippstufe (Monoflop)<br />
4.6.3 Astabile Kippstufen (Multivibratoren)<br />
Eine astabile Kippstufe entsteht dann, wenn beide Rückführungsleitungen eines Flipflops durch<br />
RC-Glieder ersetzt werden. Die so aufgebaute Digitalschaltung arbeitet instabil, d.h. sie liefert<br />
ein reckteckförmiges Signal bestimmter Frequenz. Daher werden diese Schaltungen auch als<br />
Multivibratoren bezeichnet. Bild 4.25 läßt das Schaltsymbol erkennen.<br />
G<br />
1<br />
Bild 4.25 Schaltsymbol astabile Kippstufe (Multivibrator)<br />
Ein Vorteil von astabilen Kippstufen ist darin zu sehen, daß sowohl Frequenz als auch<br />
Tastverhältnis des Ausgangssignales durch passende Wahl externer Bauelemente verändert<br />
werden können.<br />
4.6.4 Funktion und Aufbau technischer Flipflops<br />
Die in Abschnitt 4.6.1 behandelten Basis-Flipflops bieten zwar die Möglichkeit, die<br />
Informationsmenge 1 Bit zu speichern, sind jedoch für den praktischen Einsatz als<br />
digitalelektronisches Bauelement nur sehr beschränkt tauglich. Aus diesem Grunde wurde eine<br />
Reihe weitgehend standardisierter Flipflops entwickelt, die für unterschiedliche technischen<br />
Anwendungen vorgesehen sind. Die logische Schaltung dieser Flipflops entsteht durch<br />
entsprechende Erweiterungen der Basis-Flipflops.<br />
4.6.4.1 Merkmale technischer Flipflops<br />
Alle komplexeren Digitalschaltungen, die im Gegensatz zu den Schaltnetzen (kombinatorische<br />
Logik) auch intern gespeicherte Zustände besitzen (sequentielle Logik oder Schaltwerke),<br />
benötigen zur Verarbeitung dieser internen Zustände ein Taktsignal. Damit ein genauer<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
Q1<br />
Q2<br />
Q
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 25 -<br />
zeitlicher Bezug der Flipflop-Steuersignale gegeben ist, verfügen die meisten technischen<br />
Flipflops über die Möglichkeit einer Taktsteuerung mit Hilfe zusätzlicher Takteingänge. Damit<br />
weiterhin auch eine taktunabhängige Vorbesetzung des Flipflops mit log. '0' oder log. '1'<br />
möglich ist, sind häufig zusätzlich statische, d.h. taktunabhängige Informationseingänge<br />
vorgesehen.<br />
Ein weiteres Merkmal technischer Flipflops bildet das Erscheinen der zugehörigen<br />
Ausgangssignale Q1 bzw. Q2 nach einem Signalwechsel an den Informationseingängen. Erfolgt<br />
der neue Ausgangszustand praktisch unmittelbar nach der technisch bedingten Signalverzögerungszeit<br />
t pd , so spricht man von (daten-)transparenten Flipflops. Derartige Flipflops<br />
enthalten den Speicher für 1 Bit Information. Sie werden daher auch als Ein-Speicher-Flipflop<br />
bezeichnet. Sie lassen sich überall dort einsetzen (z.B. als Datenregister ≙ data latch), wo<br />
gleichzeitig jeweils nur 1 Bit pro Flipflop zu verarbeiten ist. In vielen Anwendungsfällen ist es<br />
allerdings erforderlich, mit einer FF-Schaltung eine neue Information zu übernehmen (z.B.<br />
Schieberegister =^ shift register), ohne daß die bisher gespeicherte Information verloren geht.<br />
Derartige Flipflops werden als nicht-transparent oder ausgangsverzögert (Zwei-Speicher-<br />
Flipflop) bezeichnet, da das neue Informationsbit verzögert an den Ausgängen Q1 bzw. Q2 erscheint.<br />
Als drittes Unterscheidungsmerkmal ist die Art der Steuerung des Flipflops durch einen<br />
bzw. zwei Informationseingänge zu berücksichtigen.<br />
Nachfolgend die bekanntesten Formen technischer Flipflops:<br />
• RS-Flipflop (2 Informationseingänge), Hauptanwendung: Schieberegister, Ringzähler<br />
• JK-Flipflop (2 Informationseingänge), universelle Anwendungsmöglichkeiten<br />
• D-Flipflop (1 Informationseingang),Hauptanwendung: Daten- und Schieberegister<br />
• T-Flipflop (1 Informationseingang), Anwendung: Frequenzteiler<br />
Metastabilität bei technischen Flipflops<br />
Diese Problematik besitzt bei technischen Flipflops eine hohe praktische Bedeutung. Erfolgt<br />
beispielsweise an einem ungetakteten RS-Fliplop eine Änderung der Eingangssignale durch<br />
verhältnismäßig langsame elektrische Impulse, so ist es möglich, daß ein kurzzeitiger bedingt<br />
stabiler (metastabiler) Zustand an einem der Ausgänge auftritt. Eine andere Ursache für<br />
Metastabilität von technischen Flipflops liegt in der Verletzung von Zeitbedingungen der Signale<br />
an den Informationseingängen in Bezug auf das Taktsignal. Als Folge der temporär<br />
undefinierten Ausgangssignale können in einer Schaltung sehr kritische Fehler auftreten.<br />
4.6.4.2 Standardformen ungetakteter Flipflops (Latches)<br />
In diesem Abschnitt sollen die Standardformen technischer Flipflops behandelt werden. Diese<br />
unterscheiden sich durch die Anzahl und logische Bedeutung der Steuereingänge. Die<br />
zunächst vorgestellten ungetakteten Flipflops werden auch als Latches bezeichnet.<br />
Das ungetaktete RS-Flipflop<br />
Die Realisierung des RS-Flipflops entspricht dem NOR-Basis-FF, welches mit Abschnitt 4.6.1<br />
eingeführt wurde. Bild 4.26 zeigt für das RS-Flipflop die logische Grundschaltung und das<br />
Schaltsymbol nach DIN/IEC.<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 26 -<br />
E1 ( R)<br />
)<br />
E2 ( S )<br />
Bild 4.26 Das RS-Flipflop, (a) Grundschaltung, (b) Schaltsymbol nach DIN/IEC<br />
Wird die Schaltung nach Bild 4.26 bezüglich aller möglichen Zustandskombinationen<br />
untersucht, so erhält man zunächst die vollständige Analysetabelle des RS-Flipflops (Tabelle<br />
4.11a).<br />
Tabelle 4.11 Analysetabelle des RS-Flipflops<br />
a) vollständige Tabelle (b) verkürzte Tabelle<br />
n n+1 n+1 n+1 n+1<br />
S R Q1 Q1 Q2<br />
S R Q1 Q2<br />
0 0 0 0 1 0 0 Q1<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
n Q2<br />
n � Grundzustand<br />
0 0 1 1 0 0 1 0 1 � Rücksetzen<br />
0 1 0 0 1 1 0 1 0 � Setzen<br />
0 1 1 0 1 1 1 x x � Nicht zugel.<br />
1 0 0 1 0<br />
1 0 1 1 0<br />
1 1 0 x x \ nicht<br />
1 1 1 x x / zugel.<br />
Charakteristische Gleichung RS-Flipflop<br />
≥1<br />
≥1<br />
(a)<br />
Aus Tabelle 4.11a läßt sich mit Hilfe der Minimierungsverfahren der Schaltalgebra die<br />
charakteristische Gleichung des RS- Flipflops entwickeln.<br />
n+1 n n n+1 n n<br />
(Q1 ) Q1 �1<br />
(Q2 ) Q1 �1<br />
S x 1 1 x S x 0 0 x<br />
� 0 1 0 0 � 1 0 1 1<br />
R � R R � R<br />
Bild 4.27: KV-Diagramme zur Minimierung von Q1 n+1 , Q2 n+1 = f(Q n ,S,R)<br />
Q1<br />
Q2<br />
S Q1<br />
R Q2<br />
Mit Hilfe der KV-Diagramme (Bild 4.27) sollen die Gleichungen vereinfacht werden. Es ergeben<br />
sich die nachfolgenden Ausdrücke Gl. (4.30a) sowie (4.30b).<br />
(b)
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 27 -<br />
n+1 n<br />
Q1 = S + �·Q1<br />
n+1 n<br />
Q2 = R + �·�1 = R + �·Q2<br />
(4.30a)<br />
n (4.30b)<br />
4.6.4.3 Das ungetaktete JK-Flipflop<br />
Eine sehr unangenehme Beschränkung beim schaltungsmäßigen Einsatz von RS-Flipflops<br />
bildet die Kombination der Eingangssignale S=R=1 (unzulässiger Zustand). Daher sollte bei der<br />
Auslegung einer Digitalschaltung diese Kombination durch geeignete Beschaltung der<br />
Eingänge vermieden werden. Eine Alternative hierzu bietet die Erweiterung der Grundschaltung<br />
des RS-Flipflops. Durch Auswertung der Ausgangsssignale des Flipflops mit Hilfe von UND-<br />
Gattern wird verhindert, daß die beiden inneren Eingänge R,S gleichzeitig den Zustand log. '1'<br />
einnehmen können. Diese Schaltung wird als JK-Flipflop bezeichnet. Bild 4.28a läßt den<br />
Aufbau der Schaltung erkennen, das Schaltsymbol ist mit Bild 4.28b dokumentiert.<br />
Wie die Funktionstabellen (Tabelle 4.12a/b) des JK-Flipflops erkennen lassen, ist bei diesem<br />
Schaltelement die Eingangskombination J = K = 1 zulässig, die Ausgänge Q1 bzw. Q2 nehmen<br />
n n<br />
die Folgezustände �1 bzw. �2 ein.<br />
J<br />
K<br />
&<br />
&<br />
S Q1<br />
R Q2<br />
J Q1<br />
(a) (b)<br />
Bild 4.28 Das JK-Flipflop, (a) Grundschaltung, (b) Schaltsymbol nach DIN/IEC<br />
Tabelle 4.12 Analysetabelle des JK-Flipflops<br />
a) vollständige Tabelle (b) verkürzte Tabelle<br />
J K<br />
n<br />
Q1<br />
n+1<br />
Q1<br />
n+1<br />
Q2<br />
J K<br />
n+1<br />
Q1<br />
n+1<br />
Q2<br />
0 0 0 0 1 0 0<br />
n<br />
Q1 Q2<br />
0 0 1 1 0 0 1 0 1 �Rücksetzen<br />
0 1 0 0 1 1 0 1 0 �Setzen<br />
0 1 1 0 1 1 1<br />
n<br />
�1<br />
n<br />
�2 �Invertierung<br />
1 0 0 1 0 der Ausgänge<br />
1 0 1 1 0<br />
1 1 0 1 0<br />
1 1 1 0 1<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
K Q2<br />
n �Grundzustand<br />
Zur Ermittlung der charakteristischen Gleichungen für das JK-Flipflop werden die Informationen<br />
aus Tabelle 4.12a in den KV- Diagrammen (Bild 4.29) dargestellt und minimiert.<br />
n+1 n n n+1 n n<br />
(Q1 ) Q1 �1<br />
(Q2)<br />
Q1 �2<br />
J 0 1 1 1 J 1 0 0 0<br />
J 0 1 0 0 J 1 0 1 1<br />
K K K K K K<br />
Bild 4.29: KV-Diagramme zur Minimierung von Q1 n+1 , Q2 n+1 n<br />
= f (Q ,J,K) beim JK-Flipflop
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 28 -<br />
Aus Bild 4.29 ergeben sich die nachfolgenden Ausdrücke Gl. (4.30a) sowie (4.30c).<br />
n+1 n n<br />
Q1 = J· �1 + K ·Q1 (4.30a)<br />
n+1 n n<br />
Q2 = J ·�1 + K·Q1 (4.30b)<br />
n+1 n n<br />
Q2 = J ·Q2 + K·�2 (4.30c)<br />
Wird J = K = 1 gewählt und in die Ausdrücke Gl. (4.30a) bzw. Gl. (4.30c) eingesetzt, so erhält<br />
man<br />
n+1 n n+1 n<br />
Q1=<br />
�1 und Q2 = �2 .<br />
In diesem Fall nehmen die Ausgänge des JK-Flipflops jeweils den negierten vorherigen<br />
Zustand an, das Flipflop "toggelt" (siehe T- Flipflop).<br />
Das zeitliche Schaltverhalten eines JK-Flipflops ist in Bild 4.30 zu erkennen, wobei noch keine<br />
Eigenschaften technischer Schaltelemente (z.B. Signalverzögerungszeit TD) berücksichtigt<br />
wurden.<br />
J<br />
K<br />
Q<br />
Bild 4.30 Schaltverhalten des JK-Flipflops (Prinzip)<br />
So ist zu beachten, daß die Kombination der Eingangsignale J=K=1 nur kurzzeitig und nicht<br />
statisch anliegen darf, da sonst mehrere Signalwechsel bzw. Oszillationen am Ausgang<br />
auftreten können.<br />
4.6.4.4 Das T-Flipflop<br />
Das T-Flipflop (Toggle-Flipflop) besitzt nur einen Informationseingang T. Die Schaltung läßt<br />
sich aus dem JK-Flipflop ableiten, wenn die beiden Informationseingänge J bzw. K verbunden<br />
werden. Somit gilt für das T-Flipflop die Beziehung<br />
T = J = K (4.31)<br />
Bild 4.31 kennzeichnet die entstehende Schaltung und die aus Tabelle 4.12 gebildeten<br />
Funktionstabellen des T-Flipflops.<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
t<br />
t<br />
t
D<br />
T<br />
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 29 -<br />
n n+1 n+1<br />
T Q1 Q1 Q2<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
n+1 n+1<br />
T Q1 Q2<br />
n n<br />
0 0 0 1 0 Q1 Q2<br />
n n<br />
0 1 1 0 1 �1 �2<br />
1 0 1 0<br />
1 1 0 1<br />
(a) (b1) (b2)<br />
Bild 4.31 Das T-Flipflop, (a) Grundschaltung, (b) Funktionstabellen<br />
In Bild 4.31 ist das Schaltverhalten des T-Flipflops dargestellt. Der Ausgang Q1 verändert bei<br />
jedem Wechsel des T-Signals von log. '0' nach log. '1' seinen Zustand. Wie zu erkennen,<br />
besitzt die Frequenz des Ausgangssignals den halben Wert der Frequenz des T- Signals. Die<br />
häufigste Anwendung von T-Flipflops besteht darin, die Frequenz eines digitalen Signals durch<br />
binäre Frequenzteilung (Binäruntersetzer) zu verringern.<br />
T<br />
Q1<br />
Bild 4.31 Schaltverhalten des T-Flipflops (Prinzip)<br />
Bei der Anwendung des ungetakteten T-Flipflops sollte allerdings beachtet werden, daß das T-<br />
Signal nur kurzzeitig auf log. '1' liegen darf, da sonst die Ausgänge Q1 bzw. Q2 des Flipflops<br />
oszillieren können.<br />
4.6.4.5 Das ungetaktete D-Flipflop<br />
Ganz ähnlich wie das JK-Flipflop läßt sich auch das D-Flipflop (data latch) aus dem RS-Flipflop<br />
herleiten. Hierbei wird mit Hilfe einer Negation die Bedingung<br />
D = S = R (4.32)<br />
herbeigeführt. Das D-Flipflop besitzt hierdurch nur einen Informationseingang D.<br />
1<br />
J<br />
K<br />
S<br />
R<br />
Q<br />
Q2<br />
Q1<br />
Q2<br />
Q1<br />
Q2<br />
tpd des Flipflpos<br />
Q1<br />
Q2<br />
n n+1 n+1<br />
D Q1 Q1 Q2<br />
n+1 n+1<br />
D Q1 Q2<br />
0 0 0 1 0 0 1<br />
0 1 0 1 1 1 0<br />
1 0 1 0<br />
1 1 1 0<br />
(a) (b1) (b2)<br />
Bild 4.32 Das D-Flipflop, (a) Grundschaltung, (b) Funktionstabellen<br />
t<br />
t
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 30 -<br />
Die Funktionstabellen des D-Flipflops (Bild 4.32) werden gewonnen aus Tabelle 4.11 unter<br />
Berücksichtigung von Gl. (4.32). Das D-Flipflop wird auch als transparentes Latch bezeichnet,<br />
da der Ausgang Q1 den Signalzustand des D-Eingangs wiedergibt, also transparent macht. Bei<br />
technischen Flipflops ist noch eine kurze Verzögerungszeit t pd zu berücksichtigen.<br />
4.7 Taktgesteuerte Flipflops<br />
Die in Abschnitt 4.6.4 behandelten ungetakteten Flipflops besitzen den Nachteil, daß eine<br />
häufig notwendige zeitliche Synchronisierung aller Flipflop-Stufen einer Schaltung nicht möglich<br />
ist. Durch entsprechende Erweiterung der FF-Schaltungen um einen zusätzlichen Takteingang<br />
läßt sich dieses Ziel jedoch verwirklichen. Man unterscheidet bei taktgesteuerten Flipflops<br />
zwischen zwei Formen der Taktsteuerung, nämlich<br />
• Zustandssteuerung und<br />
• Flankensteuerung<br />
Bild 4.33 läßt die Unterschiede beider Formen erkennen. Bei der Taktzustandssteuerung kann<br />
das Flipflop einen Wechsel der Informationseingänge prinzipiell während der Dauer des aktiven<br />
Taktzustandes (1 bzw. 0) übernehmen. Bei technischen Fliplops sind naturgemäß<br />
einschränkende Zeitbedingungen (set up- sowie hold- time) zu beachten. Die<br />
Taktflankensteuerung zeichnet sich dadurch aus, daß ein Wechsel der FF-Information nur<br />
während der ansteigenden (0 --> 1-Flanke) bzw. abfallenden Taktflanke (1 � 0- Flanke)<br />
möglich ist.<br />
1<br />
0<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
(a) (b)<br />
Bild 4.33 (a) Taktzustandssteuerung b) Taktflankensteuerung<br />
Die Taktzustandssteuerung läßt sich realisieren durch eine UND-Verknüpfung der<br />
Informationseingänge des betreffenden Flipflops (z.B. RS-, JK-, D-FF) mit einem zusätzlichen<br />
Taktsignal C. Hierdurch wird erreicht, daß das FF nur bei aktivem Taktsignal seinen Zustand<br />
ändern kann. Bild 4.36 läßt beispielhaft die logische Schaltung eines RS-Flipflops mit<br />
Taktzustandssteuerung erkennen.<br />
Die notwendige Erzeugung kurzzeitiger Einzelimpulse bei der Taktflankensteuerung kann auf<br />
zwei verschiedene Arten erfolgen, nämlich durch<br />
• Differenzierung von Impulsflanken mit RC-Glied<br />
• Ausnutzung von Signalverzögerungszeiten.<br />
Die erste, schon "klassische" Methode wurde bei Impulsgattern verwendet, wobei mit Hilfe<br />
eines als Hochpaß geschalteten RC-Gliedes die Signalflanken eines impulsförmigen<br />
Eingangssignales differenziert werden. Bild 4.34 zeigt die Prinzipschaltung einer dynamischen<br />
UND-Schaltung mit zwei Eingängen in diskreter Technik. Der über Diode D1 gekoppelte<br />
Eingang Es ist rein statisch, Ed hingegen dynamisch. Das Impulsdiagramm (Bild 4.35) läßt die<br />
Funktion der Schaltung erkennen. Wird zur Vereinfachung der Ausgang der Schaltung als<br />
unbelastet angenommen, so entstehen bei idealen Rechtecksprüngen nachfolgende<br />
Spannungsverläufe von U a (t)
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 31 -<br />
L-Pegel � H-Pegel:<br />
(ansteigende Flanke)<br />
H-Pegel � L-Pegel: U<br />
(abfallende Flanke)<br />
U<br />
t<br />
t<br />
U H ⋅ R −<br />
−<br />
τ<br />
τ<br />
a ( t)<br />
= ⋅ e = U H ⋅ e (4.33)<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
R<br />
t<br />
t<br />
U H ⋅ R −<br />
−<br />
τ<br />
τ<br />
a ( t)<br />
= − ⋅ e = −U<br />
H ⋅ e (4.34)<br />
mit Zeitkonstante т = R·C und Spannungswert des H-Pegels UH.<br />
0<br />
Ed<br />
Es<br />
C<br />
D1<br />
Bild 4.34 Aufbau eines Impulsgatters mit zwei Eingängen<br />
R<br />
Schaltung<br />
R D2<br />
Die Impulsspanunng Ua(t) nach Gl. (4.33) bzw. (4.34) ist bei passender Wahl der Zeitkonstante<br />
sehr schnell abgeklungen, es entstehen nadelförmige Impulse von kurzer Dauer. Die<br />
abfallende Flanke von Ud führt gemäß Gl. (4.34) zu einer negativen Impulsspitze, die bei<br />
technischen Schaltelementen einen Eingangstransistor, der Ed zugeordnet ist, zerstören<br />
könnte. Um diese Gefahr auszuschließen, wird die Klemmdiode (clamping diode) D2 benutzt,<br />
die negative Werte von Ua(t) auf ca. -0,7V begrenzt.<br />
Nachteile dieser analogen Differenzierschaltung zur Erzeugung eines flankenbezogenen<br />
Impulses bestehen in der Abhängigkeit der Impulsform der Ausgangsspannung Ua(t) von<br />
Amplitude und Flankensteilheit des Eingangssignals sowie der Zeitkonstanten Т und damit der<br />
Belastung der Schaltung. Weiterhin ist es schwierig, Kapazitäten entsprechender Größe bei der<br />
Schaltungsintegration zu verwirklichen. Daher werden integrierte Schaltungen zur Erzeugung<br />
taktflankenabhängiger Signale nach der zweiten Methode durch Nutzung der<br />
Signalverzögerungszeiten von Gattern verwirklicht.<br />
A<br />
0<br />
Ed<br />
ES<br />
Symbol<br />
&<br />
A
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 32 -<br />
Ed<br />
ES<br />
A<br />
Bild 4.35 Impuls-Zeitdiagramm der Signale Schaltung Bild 4.34<br />
4.8 Beispiele für technische Flipflops<br />
Technische Flipflops besitzen häufig neben den taktabhängigen oder dynamischen Eingängen<br />
auch noch taktunabhängige oder statische Informationseingänge. Mit Hilfe der statischen<br />
Eingänge ist es möglich, das Flipflop taktunabhängig in den '0'- oder '1'- Zustand zu bringen.<br />
Diese zusätzliche Steuermöglichkeit hat für die Auslegung von Schaltungen hohe Bedeutung.<br />
Nachfolgend einige Beispiele für wichtige praktische Anwendungen:<br />
• Rücksetzen aller Flipflops in den '0'-Zustand nach dem Einschalten der Betriebsspannung<br />
(Reset).<br />
• Vorbesetzen einzelner Stellen mit '0' bzw. '1' bei Zählschaltungen.<br />
• Laden des Anfangszustandes bei Schieberegistern.<br />
Ein Beispiel für ein taktzustandsgesteuertes RS-Flipflop mit zusätzlichen statischen Informationseingängen<br />
ist in Bild 4.36 dargestellt.<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
t<br />
t<br />
t
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 33 -<br />
R´<br />
R<br />
C<br />
S<br />
S´<br />
&<br />
&<br />
(a) (b)<br />
Bild 4.36 Taktzustandsgesteuertes RS-Flipflop (a) Schaltung, (b) Schaltsymbol nach DIN/IEC<br />
Die verschiedenen Eingänge des RS-Flipflops nach Bild 4.36 besitzen die nachfolgende<br />
Bedeutung:<br />
Informationseingänge: R (Reset) Rücksetzeingang<br />
S (Set) Setzeingang<br />
Takteingang: C (Clock)<br />
Über die Abhängigkeitsnotation '1' wird die Zuordnung der Informationseingänge (1S, 1R) zum<br />
Takteingang hergestellt. Im Gegensatz hierzu sind die Eingänge S' sowie R' taktunabhängig.<br />
Tabelle 4.13 läßt das statische und dynamische Verhalten des Flipflops erkennen. Zu<br />
berücksichtigen ist der Umstand, daß nicht alle möglichen Zustandskombinationen in Tabelle<br />
4.13 enthalten sind. Die beiden Betriebsarten können nur alternativ verwendet werden. Mit C =<br />
0 erfolgt eine rein statische Steuerung, die Bedingung R'= C' = 0 ist erforderlich, wenn das<br />
Flipflop taktabhängig, also dynamisch gesteuert werden soll.<br />
Tabelle 4.13 Statische/dynamische Analysetabelle RS-FF<br />
n+1 n+1<br />
S´ R´ S R C Q1 Q2<br />
n n<br />
0 0 x x 0 Q1 �1 � stat. Grundzustand<br />
0 1 x x 0 0 1 � stat. Rücksetzen<br />
1 0 x x 0 1 0 � stat. Setzen<br />
1 1 x x 0 0 0 � unzulässig<br />
n n<br />
0 0 0 0 ⊓ Q1 �1 � dynam. Grundzustand<br />
0 0 0 1 ⊓ 0 1 � dynam. Rücksetzen<br />
0 0 1 0 ⊓ 1 0 � dynam. Setzen<br />
0 0 1 1 ⊓ 0 0 � unzulässig<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
≥1<br />
≥1<br />
Q<br />
Q<br />
S‘<br />
1S<br />
C1<br />
1R<br />
R´<br />
Q1<br />
Q2
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 34 -<br />
Ein Beispiel für ein taktflankengesteuertes JK-Flipflop ist in Bild 4.37 dargestellt. Vorhanden<br />
sind die statischen Informationseingänge S,R sowie die dynamischen (taktabhängigen)<br />
Eingänge J,K.<br />
R´<br />
K<br />
C<br />
J<br />
S´<br />
&<br />
&<br />
≥1<br />
≥1<br />
(a) (b)<br />
Bild 4.37 Taktflankengesteuertes JK-Flipflop (a) Schaltung, (b) Schaltsymbol nach DIN/IEC<br />
Das logische Verhalten dieser Schaltung ist aus Tabelle 4.14 zu entnehmen. Die statische RS-<br />
Steuerung des Flipflops erfolgt bei nicht vorhandener Taktflanke, üblicherweise bei C = 0.<br />
Sollen die dynamischen JK-Eingänge wirksam werden, so muß ein periodisches Taktsignal<br />
anliegen, wobei in diesem Fall R=S=0 vorliegen sollte. Nach einer ansteigenden Taktflanke<br />
stehen dann die entsprechenden Folgezustände Q n+1 an den Ausgängen des Flipflops.<br />
Tabelle 4.14 Statische/dynamische Analysetabelle JK-FF<br />
n+1 n+1<br />
S´ R´ S R C Q1 Q2<br />
n n<br />
0 0 x x 0 Q1 �1 � stat. Grundzustand<br />
0 1 x x 0 0 1 � stat. Rücksetzen<br />
1 0 x x 0 1 0 � stat. Setzen<br />
1 1 x x 0 0 0 � unzulässig<br />
n n<br />
0 0 0 0 ↑ Q1 �1 � dynam. Grundzustand<br />
0 0 0 1 ↑ 0 1 � dynam. Rücksetzen<br />
0 0 1 0 ↑ 1 0 � dynam. Setzen<br />
n n<br />
0 0 1 1 ↑ �1 �2 � invert. Grundzustand<br />
Das D-Fliplop ist auch in taktgesteuerter Form besonders einfach, da nur ein D-<br />
Informationseingang vorhanden ist. Bild 4.38 zeigt Schaltsymbol und Funktionstabelle eines<br />
taktzustandsgesteuerten D-Flipflops.<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
Q1<br />
Q2<br />
S´<br />
1J<br />
C1<br />
1K<br />
R´<br />
Q1<br />
Q2
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 35 -<br />
(a) (b)<br />
Bild 4.38 Taktzustandsgest. D-Flipflop, (a) Schaltsymbol, (b) Funktionstabelle<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
n+1 n+1<br />
D C Q1 Q2<br />
n n<br />
x 0 Q1 Q2<br />
0 1 0 1<br />
1 1 1 0<br />
Der TTL-Baustein SN 7474 (z.B. 74 ALS 7474, Dual D-Flipflop) soll als Beispiel für ein<br />
technisch ausgeführtes D-Flipflop mit Taktflankensteuerung dienen. In einem Bausteingehäuse<br />
befinden sich zwei Flipflop-Schaltungen mit je einem taktabhängigen D-Eingang sowie<br />
statischen Setz- und Rücksetzeingängen. Bild 4.39 zeigt das Schaltsymbol und die zugehörige<br />
Funktionstabelle.<br />
n+1 n+1<br />
S R D C Q1 Q2<br />
S<br />
1D<br />
C1<br />
R<br />
1D<br />
C1<br />
Q1<br />
Q2<br />
Q1<br />
Q2<br />
0 0 x x x x instabil<br />
0 1 x x 1 0<br />
1 0 x x 0 1<br />
n n<br />
1 1 x 0 Q1 Q2<br />
1 1 0 ↑ 0 1<br />
1 1 1 ↑ 1 0<br />
(a) (b)<br />
Bild 4.39 Taktflankengesteuertes D-Flipflop 1/2 SN 7474, (a) Schaltsymbol, (b) Funktionstabelle<br />
Bei der Anwendung dieses Schaltelementes ist zu beachten, daß die statischen<br />
Informationseingänge negiert sind und damit im Grundzustand des Flipflops auf log. '1' liegen<br />
sollten.<br />
4.8.2 Ausgangsverzögerte Flipflops (Master-Slave-Flipflops)<br />
Alle bisher behandelten Flipflops enthielten nur ein Basis- Flipflop und werden daher auch als<br />
Ein-Speicher-Flipflop bezeichnet. Ihr Hauptmerkmal war, daß die an den<br />
Informationseingängen anliegende Information zwar nach der unvermeidbaren FF-internen<br />
Verarbeitungszeit t pd , sonst jedoch unverzögert an den Ausgängen wirksam wurde.<br />
Bild 4.40 läßt die grundsätzliche Arbeitsweise ausgangsverzögerter oder Master-Slave-Flipflops<br />
am Beispiel eines taktzustandsgesteuerten RS-Master-Slave-FF erkennen. Die Schaltung<br />
besteht aus zwei kaskadierten Flipflops, nämlich dem "Master", der mit den äußeren<br />
Informationseingängen R,S verbunden ist und dem "Slave", dessen Ausgänge Q1S bzw. Q2S<br />
zugänglich sind. Die Ausgänge des Master-FF, nämlich Q1M sowie Q2M stehen intern mit den<br />
Informationseingängen S bzw. R des Slave-FF in Verbindung. Das notwendige Taktsignal wird<br />
dem Master-FF direkt, dem Slave-FF hingegen negiert zugeführt.
S<br />
C<br />
R<br />
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 36 -<br />
1S<br />
C1<br />
1R<br />
(a) (b)<br />
Bild 4.40 Taktzustandsgesteuertes RS-Master-Slave-FF, (a) Grundschaltung, (b) Schaltsymbol nach<br />
DIN/IEC<br />
Damit wird erkennbar, daß ein ausgangsverzögertes Flipflop durch zwei Standard-FF und eine<br />
NICHT-Schaltung verwirklicht werden kann. Bild 4.41 zeigt das Taktsignal eines<br />
zustandsgesteuerten Master-Slave-FF, wie es beispielsweise als RS-FF in Bild 4.40 dargestellt<br />
wurde.<br />
H<br />
L<br />
Q1M<br />
Q2M<br />
1S<br />
C1<br />
Bild 4.41 Zeitverlauf (allgemein) des Taktsignals beim zustandsgesteuerten Master-Slave-FF<br />
Hierbei sind die folgenden Zeitabschnitte zu unterscheiden:<br />
1. Mit Überschreiten des L-Pegels wird das Slave-FF vom Master-FF getrennt und behält<br />
vorerst seine bisherige Information.<br />
2. Nach Erreichen des H-Pegels kann das Master-FF den neuen Zustand an den Infor-<br />
mationseingängen R,S (Bild 4.40) übernehmen.<br />
3. Das Taktsignal beginnt wieder abzufallen und sperrt die Informationseingänge des<br />
Master-FF.<br />
4. Jetzt übernimmt das Slave-FF die neue Information von Q1M bzw. Q2M des Master-FF,<br />
nach kurzer Verzögerungszeit erscheint die Information an den Ausgangsklemmen<br />
Q1S bzw. Q2S.<br />
Q1S<br />
Q2S<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
1R<br />
Master -FF Slave-FF<br />
1<br />
2<br />
3<br />
4<br />
t<br />
1S<br />
C1<br />
1R<br />
Q1 ┐<br />
Q2 ┐
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 37 -<br />
/S<br />
J 1<br />
J 2<br />
J 3<br />
K 1<br />
K 2<br />
K 3<br />
�<br />
C<br />
Beispiel SN 7472<br />
&<br />
&<br />
Master - FF Slave - FF<br />
Bild 4.42 Taktzustandsgesteuertes JK-Master-Slave-FF, Grundschaltung TTL-Baustein SN 7472<br />
Beispiel für JK-Master-Slave-FF<br />
1<br />
Beim TTL-Schaltkreis SN 7472 handelt es sich um ein taktzustandsgesteuertes JK-MS-FF,<br />
dessen logische Schaltung in Bild 4.42 dargestellt ist. Die drei jeweils vorhandenen<br />
dynamischen J- bzw. K-Eingänge sind gemäß Gleichungen Gl. (4.35a) bzw. Gl. (4.35b) über<br />
UND-Gatter verknüpft. Hierdurch können in einer Schaltung sonst erforderliche Gatter<br />
eingespart werden.<br />
J = J1·J2·J3 (4.35a) K = K1·K2·K3 (4.35b)<br />
Mit Hilfe der statischen Setz- bzw. Rücksetzeingänge kann der Baustein mit log. '1' bzw. log. '0'<br />
vorbesetzt werden. Zu beachten ist, daß diese Signale negiert sind. Für den dynamischen<br />
Betrieb gilt daher S = R = 1. Tabelle 4.15 kennzeichnet das statische und dynamische<br />
Verhalten dieses Flipflops.<br />
Tabelle 4.15 Statische/dynamische Analysetabelle JK-MS-FF<br />
J � J K C<br />
n+1<br />
Q1<br />
n+1<br />
Q2<br />
0 0 x x 0 1 1 � stat. Grundzustand<br />
0 1 x x 0 1 0 � stat. Rücksetzen<br />
1 0 x x 0 0 1 � stat. Setzen<br />
n n<br />
1 1 x x 0 Q1 Q2�<br />
stat. Grundzustand<br />
n n<br />
1 1 0 0 ⊓ Q1 Q2�<br />
dynam. Grundzustand<br />
1 1 0 1 ⊓ 0 1 � dynam. Rücksetzen<br />
1 1 1 0 ⊓ 1 0 � dynam. Setzen<br />
n n<br />
1 1 1 1 ⊓ �1 �2 � invert. Grundzustand<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
&<br />
&<br />
&<br />
&<br />
&<br />
&<br />
Q<br />
Q
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 38 -<br />
4.8.3 Übersicht: Integrierte Flipflop-Schaltungen<br />
In den Datenbüchern der Hersteller von integrierten Digitalschaltungen finden sich überwiegend<br />
taktgesteuerte D- und JK-Fliplops. Entsprechende "klassische" Bauelemente der<br />
Integrationsstufe SSI (Small Scale Integration) wurden bereits vor sehr langer Zeit etwickelt und<br />
enthalten nur 1 bis 2 Flipflops pro Chip. Spätere Entwicklungen der höheren Integrationsstufen<br />
MSI (Medium Scale Integration) bzw. LSI (Large Scale Integration) bieten mit bis zu 10 D-<br />
Flipflops erheblich mehr Schaltungen pro Chip (Beispiel: SN 74 ALS 29821). Derartige<br />
Schaltungen enthalten zusätzlich hochbelastbare Ausgangstreiber und werden daher häufig für<br />
Bus-orientierten Anwendungen sowie an der Schnittstelle zwischen Digitalschaltung und<br />
technischem Prozeß eingesetzt. Ein typisches Beispiel ist die Ansteuerung von DRAM-<br />
Speichern. Tabelle 4.16 dokumentiert eine kleine Auswahl verschiedener Flipflops in TTL-<br />
sowie in CMOS-Technik. Wegen der Verfügbarkeit von programmierbaren Logikelementen<br />
(PLD) wie z.B. PAL, GAL, EPLD sollten die Flipflops geringer Integrationsdichte bei<br />
Neuentwicklungen nicht mehr berücksichtigt werden. Die Entwurfsmethodik von ASICs berücksichtigt<br />
jedoch eine Vielzahl technischer Flipflops, die mit ihren TTL-Typenbezeichnungen<br />
als elementare Schaltungsfunktionen in entsprechenden "Bauteilebibliotheken" enthalten sind.<br />
Tabelle 4.16 Auswahl TTL- und HCMOS-Flipflop-Schaltungen<br />
FF-Typ Anz. FF TTL- HCMOS- Erläuterung (am. Datenbuch)<br />
Bez. Typ<br />
JK 1 70 ---- And-gated positive edge-triggered flip-flop with preset<br />
and clear<br />
1 105 ---- Gated JK master-slave flip-flop with preset and clear<br />
JK 2 112 HC112 Dual JK negative edge-triggered flip-flops with preset<br />
and clear<br />
2 114 --- Dual JK negative edge-triggered flip-flops with preset,<br />
common clear and common clock<br />
JK 4 276 --- Quadruple JK flip-flops with separate negative edgetriggered<br />
clocks and common clear and preset<br />
D 2 73 HC73 Dual D-type flip-flop with clear<br />
2 74 HC74 Dual D-type flipflop with preset and clear<br />
D 4 175 HC175 Qudruple D-type flip-flops with common clock and direct<br />
clear<br />
D 6 174 HC174 Hex D-type flip-flops with common clock and direct clear<br />
D 8 273 HC273 Octal D-type flip-flops with clear<br />
373 HCT373 Octal D-type transparent latches with three-state outputs<br />
4.9 Arbeits- und Funktionsweise digitaler Speicher<br />
Nach DIN 44300 ist unter dem Begriff Speicher eine Funktionseinheit zu verstehen, die digitale<br />
Daten aufnimmt, aufbewahrt und abgibt. Auch wenn an dieser Stelle noch keine Details der<br />
digitalen Halbleiterelektronik behandelt werden können, soll aus rein praktischen Gründen eine<br />
Beschränkung auf integrierte Halbleiterspeicher vorausgesetzt werden, da diese spezielle<br />
Verwirklichung einer allgemeinen Speicherfunktion allerhöchste Bedeutung besitzt. Demnach<br />
ist ein Halbleiterspeicher ein Digitalspeicher, der in Form einer integrierten Schaltung (IS bzw.<br />
IC) vorliegt.<br />
4.9.1 Begriffe für Halbleiterspeicher:<br />
Da in zunehmendem Maße auch in der "klassischen" <strong>Digitaltechnik</strong> Halbleiterspeicher<br />
eingesetzt werden, ist es zweckmäßig, zunächst die wichtigsten Grundbegriffe zu behandeln.<br />
Die Vielzahl möglicher technischer Speicherbauelemente läßt sich so mit wenigen Merkmalen<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 39 -<br />
klassifizieren. Hierzu zählt vor allem die Art der Speicherung, wobei zu unterscheiden ist<br />
zwischen<br />
• Schreib- Lese-Speicher: (RAM = Random Access Memory)<br />
Beim RAM kann die gespeicherte Information jederzeit und beliebig oft gelesen und<br />
überschrieben werden. Die gespeicherte Information ist flüchtig, d.h, sie geht bei Strom<br />
ausfall verloren. RAM's werden bit- oder wortorganisiert hergestellt.<br />
• Festwertspeicher: ( Gattung ROM = Read Only Memory)<br />
Beim ROM kann die gespeicherte Information jederzeit und beliebig oft ausgelesen werden.<br />
Die gespeicherte Information ist nicht flüchtig. Je nach dem wie die Einspeicherung<br />
geschieht, unterscheidet man zwischen den ROM-Typen:<br />
• ROM: herstellerprogrammiert<br />
Der Hersteller erstellt den Speicherinhalt des ROM nach Angaben des Anwenders; in<br />
der speziellen Verdrahtung liegt die gewünschte, nicht flüchtige Information.<br />
• PROM: (Gattung PROM: Progammable Read Only Memory) anwenderprogrammierbar<br />
Dieser Speichertyp wird vom Hersteller so geliefert, daß sämtliche Speicherstellen im<br />
unprogrammierten Zustand zunächst entweder log. '1' oder log. '0' aufweisen. Je nach<br />
Typ (fusible link, floating gate, etc.) kann der Anwender mit einem speziellen Programmiergerät<br />
die gewünschte Information durch gezieltes Verändern der Speicherstellen<br />
eingeben.<br />
• EPROM (Erasable Progammable Read Only Memory )<br />
Bei diesem Festwertspeichertyp lassen sich die einprogrammierten Informationen mit<br />
Hilfe von UV-Bestrahlung wieder löschen.<br />
• EEPROM (Electrically Erasable Progammable Read Only Memory )<br />
Festwertspeicher dieses Typs werden wie beim EPROM mit Hilfe elektrischer<br />
Impulse programmiert, können jedoch auch elektrisch gelöscht werden. Rein<br />
theoretisch könnten sie in ihrer Schaltungsumgebung verbleiben, wenn eine<br />
Löschung mit Neuprogrammierung erfolgen soll. In der Praxis werden für deratige<br />
Anwendungen meist Flash-Speicher eingesetzt, die im Gegensatz zum EEPROM<br />
auch partiell gelöscht werden können.<br />
4.9.1.1 Speicherorganisation<br />
Ein weiteres grundsätzliches Merkmal stellt die Organisation des Speichers dar. Hierunter ist zu<br />
verstehen, in welcher Weise über eine Adressierung auf die gespeicherte Information, d.h. also<br />
die Speicherzelle zugegriffen werden kann. Zu unterscheiden ist:<br />
• Bitorganisierte Speicher:<br />
Nach Anlegen der Adresse kann nur auf ein Speicherelement zugegriffen werden, d.h. man<br />
erreicht nur ein Bit, Kennzeichnung: nK x 1. Beispiel Typ 41256 (256 K x 1 Bit = 256 KBit).<br />
• Wortorganisierte Speicher:<br />
Nach Adressierung kann auf eine Speicherzelle, die aus mehreren Bits besteht, zugegriffen<br />
werden. Die gespeicherte Information wird Wort genannt. In der praktischen Ausformung<br />
wurden verschiedene Speicherbauelemente entwickelt, deren Wortlängen zwischen 4 Bit<br />
und 16 Bit schwanken. Folgende Bezeichnungen sind gebräuchlich:<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 40 -<br />
• Halbbyte-(am. Nibble-) organisiert: bei Zugriff 4 Bit gleichzeitig erreichbar,<br />
Kennzeichnung: nK x 4, Beispiel Typ 4464 (64 K x 4 Bit = 256 KBit).<br />
• Byte-organisiert: bei Zugriff 8 Bit gleichzeitig erreichbar, Kennzeichnung nK x 8, Beispiel<br />
Typ 27512 (64K x 8 = 512 KBit).<br />
• Wort-organisiert (üblich: 1 Wort =ˆ 16 Bit): bei Zugriff 16 Bit gleichzeitig erreichbar,<br />
Kennzeichnung nK x 16, Beispiel Typ 27C240 (256 K x 16 Bit = 4 MBit).<br />
4.9.1.2 Zugriffsarten<br />
Dieser Begriff kennzeichnet die Art und Weise, in der gespeicherte Informationen aus dem<br />
Speicher entnommen oder aber in diesen eingeschrieben werden müssen. Hierbei ist wieder zu<br />
unterscheiden zwischen:<br />
• Wahlfreiem Zugriff:<br />
Die gespeicherte Information wird unabhängig von der Reihenfolge durch Anlegen einer<br />
Adresse gelesen bzw. eingeschrieben.<br />
• Seriellem Zugriff:<br />
Die gespeicherte Information kann nur in einer festgelegten Reihenfolge gelesen bzw.<br />
eingeschrieben werden. Beispiele: Schieberegister (Prinzip FIFO =ˆ First In First Out),<br />
Stapelspeicher oder Stack (Prinzip LIFO =ˆ Last In First Out).<br />
4.9.1.3 Speicherkapazität<br />
Hiermit wird die Größe, d.h. die Anzahl der Speicherelemente eines Speichers bezeichnet.<br />
Üblich sind Angaben in Kbit bzw. Mbit. ( 1 K =ˆ 2 10 = 1024 ≈ 10 3 ; 1 M =ˆ 2 20 = 1.048.576 ≈<br />
≈10 6 ; 1 G =ˆ 2 30 ≈10 9 ).<br />
Wie an den Beispielen zur Speicherorganisation schon deutlich wurde, ergibt sich bei<br />
wortorganisierten Speichern die Kapazität als Produkt aus der Anzahl der Speicherworte mit<br />
der Wortlänge.<br />
4.9.1.4 Zugriffszeit<br />
Die Zugriffszeit (access time) kennzeichnet die Zeitspanne, die zwischen dem Anlegen der<br />
Adresse und der Bereitstellung der Daten am Ausgang vergeht. Bei realen<br />
Speicherbauelementen liegen die Zugriffszeiten im Bereich zwischen 3 ns und etwa 300 ns. Die<br />
sehr kurzen Zeiten sind nur mit Hilfe spezieller Halbleitertechniken (z.B. ECL, GaAs-Logik)<br />
erreichbar. Diese Speicherelemente werden für sehr schnell arbeitende Digitalschaltungen (z.B.<br />
Logikanalysatoren, Funktionsgeneratoren etc.) sowie im Großrechnerbereich eingesetzt. Im<br />
Mikrocomputerbereich werden für den Arbeitsspeicher Zugriffszeiten zwischen 10 und 150 ns<br />
benötigt. Die häufig eingesetzten schnellen Zwischenspeicher (cache memory) weisen<br />
Zugriffszeiten im Bereich von ca. 2 bis 10 ns auf.<br />
4.9.1.5 Halbleitertechnologie<br />
Unter diesem Begriff faßt man die verschiedenen Herstellungs- und Schaltungstechniken<br />
zusammen, wobei zu unterscheiden ist:<br />
• Bipolare Speicher: Speicherelemente und Zusatzlogik bestehen aus bipolaren<br />
Transistoren, Vorteil: geringe Zugriffszeiten, Nachteile: geringe Kapazitäten, hohe<br />
Verlustleistung pro Bit (Wärmeabfuhr !), Schaltungstechniken TTL, ECL<br />
• MOS-Speicher: Speicherelemente und Zusatzlogik sind ausschließlich aus<br />
Feldeffekttransistoren aufgebaut.<br />
Vorteile: hohe und höchste Kapazitäten, hohe Stückzahlen, daher günstige Preise, mittlere<br />
bis geringe Verlustleistungen pro bit. Nachteile: mittlere Zugriffszeiten. Aktuelle<br />
Schaltungstechniken NMOS, CMOS. Eine Sonderstellung nimmt die GaAs-Technik ein.<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 41 -<br />
• Speicherstruktur:<br />
Halbleiterspeicher bestehen aus Adreßdecoder, Speicherfeld(Matrix), Ein-Ausgabeschaltung.<br />
Aus technischen Gründen kann die interne Matrix eine von der Organisationsform<br />
abweichende Anordnung besitzen. Hierbei werden die Adreßdecoder in<br />
Wortdecoder und Bitdecoder funktionsmäßig aufgeteilt. In diesem Fall übernimmt der<br />
Bitdecoder die Aufgabe, das vom Wortdecoder selektierte Wort weiter in die benötigte<br />
Datenwortlänge aufzuteilen.<br />
• Speichererweiterung<br />
Durch geeignete Verbindung von Adreß- und/oder Datenleitungen sowie der Chip-<br />
Auswahlleitungen können Halbleiterspeicher in Adreß- (Wort) und/oder Daten-(Bit)-richtung<br />
erweitert werden. Hierdurch erhöht sich die Anzahl der Speicherworte bzw. die Länge der<br />
Speicherworte. Die größtmögliche Flexibilität und Wirtschaftlichkeit bieten die bit-organisierten<br />
Speicher. Aus diesem Grund werden Sie auch am häufigsten eingesetzt.<br />
• Speichermodule<br />
Halbleiterspeicher werden häufig in Modulbauform verwendet. Hierbei handelt es sich um<br />
eine Miniaturplatine als Träger der einzelnen Speicherbauelemente, welche bezüglich<br />
Abmessungen, Funktion, Kontaktbelegung und Zeitverhalten festgelegten Standards<br />
entspricht. Im Bereich der Mikro- und Personal Computer werden häufig RAM-Module<br />
folgender Standards eingesetzt: PS/2, SDRAM, DDR und RAMBUS.<br />
4.9.2 Symbole für Halbleiterspeicher<br />
DIN 40700, Teil 14, legt für Halbleiterspeicher Symbole fest, die ähnlich denen für Zähler und<br />
Schieberegisterdurch sogenannte Steuerblöcke gekennzechnet sind. Hier werden alle<br />
Eingänge, die den Speicherelementen gemeinsam sind, ggf. mit einer Abhängigkeitsnotation<br />
versehen, eingezeichnet. Bild 4.43a zeigt das Schaltsymbol für einen mit 64 Bit Kapazität<br />
"kleinen" RAM-Speicher.<br />
8<br />
4 0<br />
2 A<br />
1<br />
G1<br />
G2<br />
1D,A<br />
1D,A<br />
1D,A<br />
1D,A<br />
15<br />
(a)<br />
2A<br />
2A<br />
2A<br />
2A<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003<br />
16<br />
8 0<br />
4 A<br />
Bild 4.43: Schaltsymbol für (a) RAM-Speicher (b) ROM-Speicher<br />
2<br />
1<br />
G1<br />
31 Steuerblock<br />
(b)<br />
1A<br />
1A<br />
1A<br />
1A<br />
1A<br />
1A<br />
1A<br />
1A<br />
O7<br />
O6<br />
O5<br />
O4<br />
O3<br />
O2<br />
O1<br />
O0
<strong>Digitaltechnik</strong> I <strong>Grundschaltungen</strong> Seite 4 - 42 -<br />
Das Beispiel stellt einen RAM mit getrennten Ein- und Ausgängen dar, der eine Organisation<br />
von 16 x 4 Bit besitzt. Der mit der Abhänigkeitsnotation G1 versehene Eingang steuert die<br />
Dateneingabe über die mit 1D bezeichneten getrennten Eingänge; der G1- Eingang entspricht<br />
einem WE (Write Enable). Der mit G2 bezeichnete Eingang steuert die Datenausgabe über die<br />
Ausgänge 2A; der G2-Eingang entspricht einem OE (Output Enable).<br />
Bei RAM-Typen mit gemeinsamen Ein- und Ausgängen fehlen die mit 1D versehenen<br />
getrennten Eingänge am Symbol. Stattdessen werden die gemeinsamen Ein- und Ausgänge<br />
mit 1D und 2A bezeichnet. Das Bild 4.43b zeigt beispielhaft das Schaltsymbol eines ROM-<br />
Speichers.<br />
Bild 4.43b läßt einen Festwertspeicher erkennen, der eine Organisation von 32 x 8 Bit besitzt.<br />
Der mit der Abhängigkeitsnotation G1 versehene Eingang steuert die Datenausgabe über die<br />
Ausgänge 1A (O7 ... O0); er entspricht einem OE (Output Enable)-Signal.<br />
4.7 Lerntest/Wissensfragen<br />
1. Wie lassen sich Digitalschaltungen unterscheiden ?<br />
2. Welche Unterschiede bestehen zwischen Halb- und Volladdierer ?<br />
3. Wo werden Codierer bzw. Decodierer eingesetzt ?<br />
4. Was ist ein Multiplexer ?<br />
5. Wo werden digitale Comparatoren eingesetzt ?<br />
6. Durch welche Merkmale unterscheiden sich digitale Speicherelemente ?<br />
7. Was sind FIFOs und wo werden diese eingesetzt ?<br />
8. Wodurch unterscheiden sich SRAM und DRAM ?<br />
9. Welche Bedeutung hat der Begriff EPROM ?<br />
10. Wodurch unterscheiden sich Speicher folgender Typen: EEPROM und Flash ?<br />
11. Was sind Speichermodule ? Wodurch unterscheiden sich Speichermodule des Typs<br />
SDRAM von solchen des Typs DDR ?<br />
12. Welche Eigenschaften besitzt ein RAM-Speicher mit der Bezeichnung 64 M x 32 ?<br />
13. Was ist ein Basis-Flipflop ? Wie kann es aufgebaut werden ?<br />
14. Worin unterscheiden sich die Analyse- und die Synthesetabelle bei Flipflops ?<br />
15. Welcher Gruppe von digitalen Schaltelementen werden die Flipflops zugerechnet ?<br />
16. Welche Informationen sind einem Zustandsdiagramm (state machine) zu entnehmen ?<br />
17. In welchen Merkmalen unterscheiden sich Basis-Flipflops und Technische Flipflops ?<br />
18. Was versteht man unter „Kontaktprellen“ und wie kann dieses vermieden werden ?<br />
19. Was ist ein T-Flipflop ? Wo wird dieses eingesetzt ?<br />
20. Wie kann ein T-FF durch Beschaltung eines JK-FF realisiert werden ?<br />
21. Worin unterscheiden sich RS- und JK-FF ? Wie kann durch entsprechende Beschaltung<br />
eines RS-FF ein JK-FF realisiert werden ?<br />
22. Was ist ein „Latch“ ? Welcher FF-Typ entspricht diesem Funktionselement ?<br />
23. Kann ein D-Fflipflop mit Hilfe zusätzlicher Schaltelemente aus einen RS-FF gebildet<br />
werden ?<br />
24. Was sind nicht transparente Flipflops ? Wo werden diese eingesetzt ?<br />
23. Welche Merkmale besitzen technische Flipflops im Vergleich zu Basis-Flipflops ?<br />
24. Was versteht man unter Metastabilität bei Flipflops ?<br />
25. Wodurch unterscheiden sich Taktzustands- und Taktflankensteuerung ?<br />
26. Was sind statische und dynamische Informationseingänge ?<br />
27. Welche Unterschiede bestehen zwischen einem JK- sowie einem RS-Flipflop ?<br />
Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003