Digitaltechnik I Grundschaltungen

Digitaltechnik I Grundschaltungen Seite 4 - 1 - 

4. Wichtige logische und technische Grundschaltungen 

Lernziele 

In Kapitel 4 lernen Sie wichtige Grundschaltungen aus den Bereichen Schaltnetze und 

Schaltwerke kennen. Die große Vielfalt möglicher Formen wird anhand systematischer 

Gliederung erschlossen und mit Hilfe ausgewählter Beispiele verdeutlicht. Die Unterschiede 

zwischen logischen Schaltungen und ihren technischen Entsprechungen (Digitalelektronik) 

werden untersucht. 

Allgemeines 

Ganz unabhängig von der Art der technischen Realisierung gibt es eine Reihe logischer 

Grundschaltungen, die zentrale Bedeutung besitzen. Zu unterscheiden sind die beiden 

Hauptgruppen 

• Schaltnetze (kombinatorische Logik) 

• Schaltwerke (sequentielle Logik) 

Ein wesentlicher Unterschied beider Gruppen ist darin zu sehen, daß die Schaltwerke variable 

Speicherelemente (Flipflops) enthalten, die bei den Schaltnetzen nicht vorhanden sind. 

Wir beschränken uns an dieser Stelle zunächst auf Schaltnetze. Nach DIN 44700 sind dies 

Schaltungsanordnungen, deren Wert am Ausgang zu jedem Zeitpunkt ausschließlich von den 

Werten an den Eingängen zu diesem Zeitpunkt abhängt. Somit enthält ein Schaltnetz keine 

Speicher, es ist eine Anordnung der kombinatorischen Logik. Nachfolgend einige Beispiele für 

wichtige Grundschaltungen dieser Art: 

• Gatterschaltungen 

• Codierschaltungen (Codierer, Decodierer, Umcodierer) 

• Multiplexer 

• Vergleicher 

• Arithmetisch-logische Schaltungen (ALU, z.B. Additions-/ Subtraktionsschaltungen) 

4.1 Gatterschaltungen 

Wie bereits in Kapitel 3 begründet, besitzen NAND- und NOR-Gatter die größte praktische 

Bedeutung. Sie sind daher auch als technische Schaltungen in einer Vielzahl von Varianten 

verfügbar. Die gängigen Schaltkreisfamilien TTL und CMOS enthalten für spezielle 

Anwendungen außerdem noch UND- sowie ODER-Gatter. 

4.2 Codierschaltungen 

Zu dieser Gruppe von Schaltnetzen gehören der Codierer, der Decodierer und der Umcodierer. 

Gemeinsames Merkmal dieser Schaltungen ist ein- bzw. ausgangseitige 

Verarbeitung/Bereitstellung codierter Signale (Zeichen- bzw. Zifferncodes, siehe Abschnitt 1.3) 

Der Codierer (engl. Encoder) 

Ein Codierer ist eine Binärschaltung, die eine Menge von Eingangswerten im 1-aus-n-Code in 

eine Menge von Ausgangswerten in einem beliebigen n-aus-m-Code überführt. Das logische 

Symbol folgt aus Bild 4.1 

Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003


Bild 4.1: Schaltungssymbol für Codierer (Beispiel Dezimal/BCD) 

Beispiel: Entwurf eines Codierers vom 1-aus-10-Code in den Aiken -Code 

Die logische Schaltung kann folgendermaßen dargestellt werden (Bild 4.2): 

Ein Umschalter an den Eingängen des Schaltnetzes schaltet einen der zehn Eingänge E 0 bis 

E 9 auf logisch '1' die übrigen sollen vereinbarungsgemäß auf logisch '0' liegen. An den 

Ausgängen A 0 bis A 3 wird der zugeordnete Aiken - Code (Tabelle 1.1) gebildet. 

1-aus-10-Code: Aiken – Code 

Bild 4.2: Prinzip des Codierers 

Der Entwurf des Codierers erscheint zunächst äußerst mühsam, da die Funktionstabelle bei 

den vier Ausgangsgrößen A0 bis A9 zehn Eingangsgrößen E0 bis E9 enthalten müßte. Damit 

ergäben sich 2 10 = 1024 Kombinationen. Da jedoch die allermeisten niemals auftreten können, 

also als "don't care" - Bedingungen zu betrachten sind, genügt es, eine verkürzte 

Funktionstabelle Tabelle 4.1 zu entwerfen. Diese enthält eingangsseitig die zehn 

verschiedenen Schalterstellungen, E0 bis E9, bei denen jeweils eine der Größen log. '1' ist. 



Tabelle 4.1 Unvollständige Funktionstabelle des Codierers 

Aus Tabelle 4.1 folgen die Funktionsgleichungen zur Realisierung der logischen Schaltung 

A0 = E1 + E3 + E5 + E7 + E9 

A1 = E2 + E3 + E5 + E8 + E9 

A2 = E4 + E6 + E7 + E8 + E9 

A3 = E5+ E6 + E7 + E8 + E9 

(4.1) 

(4.2) 

(4.3) 

(4.4) 

Wie leicht einzusehen, ist eine Minimierung der Gleichungen (4.1) bis (4.4) nicht möglich. Der 

entsprechende Funktionsplan (Bild 4.3) kann daher direkt angegeben werden. 

Bild 4.3: Logische Schaltung des Codierers 



Der Decodierer (engl. Decoder) 

Ein Decodierer ist eine Binärschaltung, die eine Menge von Eingangswerten in beliebigem naus-m-Code 

in eine Menge von Ausgangswerten im 1-aus-n-Code überführt. Der Decodierer 

ist somit genau die Umkehrung des Codierers. Würde man je einen Codierer und einen 

Decodierer in Reihe schalten, so entstünde an den Ausgängen des Decodierers der Code, der 

am Eingang vorhanden wäre. Bild 4.4 zeigt das Schaltungssymbol eines Decodierers. 

4 BCD/DEC 10 

Bild 4.4: Schaltungssymbol für Decodierer (Beispiel BCD/Dezimal) 

Beispiel: Entwurf eines Decodierers für den 8-4-2-1 BCD-Code in den 1-aus-10-Code. 

Entwurfsziel wird eine logische Schaltung sein müssen, die 4 Eingänge (für die vier Bitstellen 

des BCD-Codes) mit 10 Ausgängen (für den 1-aus-10-Code) verknüpft. Bei methodischer 

Vorgehensweise ergibt sich die Problemlösung in folgenden Einzelschritten: 

• Aufstellung der Funktionstabelle 

• Ermittlung der Funktionsgleichung 

• Überprüfung der Funktionsgleichung auf Vereinfachungsmöglichkeiten 

• Umformung der minimierten Funktionsgleichung und Skizze der logischen Schaltung 

Die Funktionstabelle der Schaltung ist in Tabelle 4.2 dargestellt. 

Tabelle 4.2 Funktionstabelle des Decodierers 



Die zehn Funktionsgleichungen für A0 bis A9 können direkt der Tabelle 4.2 entnommen werden, 

weitere Vereinfachungen entfallen. Würden die "Pseudotetraden" (Dezimalzahlen 10 bis 15) als 

"don't- care" - Bedingungen eingeführt, so wären Minimierungsmöglichkeiten gegeben. In 

unserem Fall sollen jedoch beim Auftreten von Pseudotetraden alle Ausgänge auf log. 0 liegen. 

Nachfolgend die Funktionsgleichungen in disjunktiver Normalform: 

A = E · E · E · E (4.5) 

0 

1 

3 

3 

2 

2 

1 

A = E · E · E ·E (4.6) 

2 

3 

2 

1 

A = E · E ·E · E (4.7) 

3 

3 

2 

1 

A = E · E ·E ·E (4.8) 

4 

3 

2 

1 

A = E ·E · E · E (4.9) 

5 

3 

2 

1 

A = E ·E · E ·E (4.10) 

6 

3 

2 

1 

A = E ·E ·E · E (4.11) 

7 

3 

2 

1 

A = E ·E ·E ·E (4.12) 

8 

3 

2 

1 

A = E · E · E · E (4.13) 

1 

A = E · E · E ·E (4.14) 

9 

3 

2 

1 

0 

0 

0 

0 

0 

0 

0 

0 

0 

0 

Die den Gleichungen (4.5) bis (4.14) entsprechende logische Schaltung ist in Bild 4.5 

dargestellt. 

Unter schaltungstechnischen Gesichtspunkten könnte der Decoder durch Ausklammern von 

gemeinsamen Variablen bzw. Termen in den Gleichungen (4.5) bis (4.14) technisch einfacher 

gestaltet werden. Eine entsprechende digitalelektronische Schaltung ist mit dem CMOS - 

Schaltkreis 4028 gegeben. 



Bild 4.5: Logische Schaltung des Decodierers 

Der Umcodierer 

Ein Umcodierer, auch Codeumsetzer genannt, ist eine Binärschaltung, die einen beliebigen naus-m-Code 

in einen anderen n-aus-m-Code überführt. Hierbei kann die Wortbreite i des 

Eingangscodes unterschiedlich zu der des Ausgangscodes j sein. Der kombinatorische 

Zusammenhang zwischen den im Schaltungssymbol (Bild 4.6) dargestellten Eingangscode 'X' 

und dem Ausgangscode 'Y' wird durch eine Tabelle hergestellt. 

I X/Y J 

Bild 4.6: Schaltungssymbol für Umcodierer 



Beispiel: Umcodierer für die Ansteuerung von 7-Segmentanzeigen mit dem 8-4-2-1 BCD-Code 

Eine 7-Segmentanzeige mit der üblichen Zuordnung der Einzelsegmente zu den Ziffern 0 bis 9 

ist in Bild 4.7 dargestellt 

Bild 4.7: 7-Segmentanzeige mit Darstellung der Dezimalziffern 

Die Entwicklung der logischen Schaltung geschieht in der gleichen Weise wie beim Decodierer. 

Wir erhielten mit i = 4 (BCD- Code) und j = 7 (7 - Segment-Code) eine Schaltung mit 4 

Eingängen und 7 Ausgängen. Eine Auswertung der Funktionstabelle würde uns sieben 

Gleichungen für die Segmente a bis g liefern. 

Bei komplizierteren Schaltungen wie z.B. zur Umcodierung ASCII - Zeichen in den erweiterten 

BCD - Code (EBCDIC), werden meist Festwertspeicher (ROM bzw. EPROM) benutzt. Diese 

enthalten die notwendige Funktionstabelle in gespeicherter Form. Sollen ASCII - Zeichen der 

Wortbreite 7 Bit in EBCDIC - Zeichen mit Paritätsbit umgesetzt werden, so ist ein 

Festwertspeicher mit der Organisation 128 x 9 erforderlich. Jede der 128 Speicherstellen (2 7 = 

128) enthielte ein vollständiges 9 Bit- Datenwort (8 Bit + Paritätsbit). 

4.3 Multiplexer 

Ein Multiplexer ist eine Binärschaltung, die nach DIN 44300 allgemein Nachrichten von einer 

Gruppe von Nachrichtenkanälen an eine andere Gruppe übergibt. Zwei Sonderfälle sind 

besonders wichtig: 



• Konzentration von n Kanälen auf einen Kanal (konzentrierender Multiplexer) 

• Verteilung von einem Kanal auf n Kanäle (expandierender Multiplexer oder Demultiplexer) 

Beide Fälle sind in Bild 4.8 symbolisch dargestellt 

a) b) 

Bild 4.8: Wichtige Formen von Multiplexern: a) Konzentierender Multiplexer mit m Steuerleitungen 

und max. 2 m Eingängen. 

b) Expandierender Multiplexer mit m Steuerleitungen und 

max. 2 m Ausgängen 

4.4 Vergleicher (Komparatoren) 

Ein Vergleicher oder Komparator ist eine Binärschaltung, die zwei mehrstellige Dualzahlen 

bezüglich der Relation "kleiner als", "gleich", "größer als" vergleicht. Bild 4.9 zeigt das 

entsprechende Schaltungssymbol. 

Bild 4.9: Schaltungssymbol eines digitalen Komparators zum Vergleich von zwei n – stelligen 

Dualzahlen 

4.5 Arithmetisch-logische Schaltungen 

Jeder Digitalrechner benötigt zur Durchführung von arithmetischen Operationen wie z.B. 

• Addieren 

• Subtrahieren 

• Multiplizieren 

• dividieren 

ein "Rechenwerk". Da in diesem Rechenwerk auch logische Operationen (z.B. Negieren, 

UNDieren, ODERieren) durchgeführt werden können, wurde der Begriff ALU (= Arithmetic 

Logic Unit) für derartige Schaltungen gebildet. Gemeint sind damit Digitalschaltungen, die 

derartige Operationen binär vornehmen können. Wie aus der numerischen Mathematik 

geläufig, können alle arithmetischen Operationen auf die Addition zurückgeführt werden. Aus 

diesem Grund besitzen die Additionsschaltungen die höchste Bedeutung. 



Beispiele für höhere Rechenoperationen: 

• Subtraktion: Komplementbildung und Addition des Subtrahenden 

• Multiplikation: Mehrfach addieren und links schieben 

• Division: Mehrfach subtrahieren (s.o.) und rechtsschieben 

4.5.1 Einfache Arithmetikschaltungen 

Aufgabe: Addition zweier einstelliger Duahlzahlen A bzw. B. 

A + B = ? "+" =ˆ "plus" 

Rechenvorschrift: 

0 + 0 = 0 

0 + 1 = 1 

1 + 0 = 1 

1 + 1 = 1 + Übertrag (Carry) 

Der Halbaddierer 

Eine der wichtigsten Grundschaltungen für ALUs ist der Halbaddierer. Er ist in der Lage, die 

o.a. einfache Aufgabe zu lösen, d.h. die Summe S mit Übertrag C der beiden einstelligen 

Dualzahlen A sowie B zu bilden. Bild 4.10 läßt die Zusammenhänge erkennen. 

Funktionstabelle Realisierung Gl. 

A B S C S = A·B 

+ A· B (4.15) S: Summe 

0 0 0 0 C = A·B (4.16) C: Übertrag 

0 1 1 0 

1 0 1 0 

1 1 0 1 

A 

B 

=1 

& 

Prof. Dr. -Ing. G. Biethan Fassung 1.21 vom 31.03.2003 

S 

C 

=ˆ 

A + S 

HA 

B C 

Bild 4.10: Realisierungsmöglichkeiten und Schaltungssymbol des Halbaddierers


Realisierung des Halbaddierers mit "NAND" 

Verwendung der konjunktiven Normalform (KKNF) 

A B S C S ( A + B)( 

· A + B) 

= (4.17) 

0 0 0 0 Umformen und erweitern 

0 

1 

1 

1 

0 

1 

1 

1 

0 

0 

0 

1 

S = A· A + A· B + B· A + B· B 

S = A· ( A + B) 

+ B· ( A + B) 

C = A·B 

(4.18) 

(4.19) 

( A·B) 

· B· ( A·B) 

S = A· 

(4.20) 

A 

B 


& 

C = A·B (4.21) 

& & S 

Bild 4.11: Realisierung des Halbaddierers mit NAND 

& 

& C 

Ein Nachteil des Halbaddierers ist allerdings darin zu sehen, daß die Verarbeitung eines 

Eingangsübertrages -etwa von einer niederwertigen Dualstelle- nicht möglich ist. Da kein 

entsprechender Eingang vorhanden ist, beschränkt sich die Anwendung dieser 

Grundschaltunng auf Einzelbitadditionen. Eine folgerichtige Erweiterung des Halbaddierers 

stellt der Volladdierer dar. Diese Grundschaltung ermöglicht daher auch problemlos den Aufbau 

mehrstelliger Rechenwerke, wobei für jede zu addierende Dualstelle ein Volladdierer benötigt 

wird. 

Der Volladdierer 

Da der Volladdierer neben den beiden Eingängen für die Operanden A und B noch zusätzlich 

den Eingang Ci besitzt, ist sein logisches Verhalten im Vergleich zum Halbaddierer komplexer. 

Die folgende Funktionstabelle (Tabelle 4.4) läßt jedoch erkennen, daß der VA ohne 

Eingangsübertrag (Ci = 0) das gleiche logische Verhalten besitzt wie der HA.


Tabelle 4.4 Funktionstabelle des Volladdierers 

Ci A B S Co 

0 0 0 0 0 

0 0 1 1 0 

0 1 0 1 0 

0 1 1 0 1 

1 0 0 1 0 

1 0 1 0 1 

1 1 0 0 1 

1 1 1 1 1 

I. Realisierung: Kaskadierung von zwei HA 

Wie leicht zu überprüfen ist, kann der VA durch die Kaskadierung von zwei einzelnen HA 

verwirklicht werden, wobei der Ausgang von HA1 zusammen mit Ci der zweiten Additionsstufe 

HA2 zugeführt wird. Der Ausgangsübertrag Co entsteht durch ODERieren der beiden 

Einzelüberträge C1 bzw. C2. 

Ci C0 

A 

HA1 

C1 

B S 

Ci 

+ C0 

A 

VA 

B S 

HA2 C2 


≥1 

Nicht genormt !! 

Bild 4.12: Realisierungsmöglichkeit und Schaltungssymbol des Volladdierers 

II. Realisierung des Volladdierers mit Exklusiv - ODER 

Weitere Realisierungsmöglichkeiten des VA bieten die logischen Funktionen Antivalenz 

(Exklusiv-ODER) sowie Äquivalenz (negierte Antivalenz). Die Auswertung der Funktionstabelle 

führt uns auf die folgende Boolsche Gleichung. Hierbei wurde unter Anwendung des 

Distributivgesetzes ("Ausklammern") der Ausdruck passend umgeformt. Wenn der erste 

geklammerte Teilausdruck als F1 bezeichnet wird, so ist leicht einzusehen, daß der zweite 

F sein muß. 

Klammerausdruck 1 

( A·B 

+ A· B) 

Antivalenz 

( EX-ODER 

) 

( A· 

B + A·B) 

·Ci 

S = · Ci 

+ 

(4.22) 

�� 

�� 

Äquivalenz 

Die folgende Umformung von F1 soll diesen Sachverhalt belegen


F 

1 

A·B 

A· B 

F1 

= A·B 

+ A· B 

F1 

= ( A + B)( 

· A + B) 

= A· �A + A·B + A· 

B + B� 

·B 

F = A·B + A· 

B 

1 

= 

+ 

0 


0 

wzbw. 

Somit kann die Boole‘sche Gleichung für S ausschließlich durch zwei Exclusiv-ODER Gatter 

realisiert werden. 

S = F1 

· Ci 

+ F1 

·Ci 

(4.23) 

�� 

� 

� Antivalenz 

Die Schaltgleichung für den Ausgangsübertrag Co wird ebenfalls Tabelle 4.3 entnommen und 

umgeformt bzw. vereinfacht. 

C 

C 

o 

o 

Ci 

A 

B 

= 

A·B· C 

i 

+ A·B·C + 

( A·B 

+ A· B) 

= A·B· 

Ci 

·F1 

= A·B + Ci 

· 

�� 

F1 

i 

A· B·C 

=1 

& 

i 

+ A·B·C 

i 

(4.24) 

=1 S 

Bild 4.13: Realisierung des Volladdierers mit Exklusiv-ODER- sowie UND-Gattern 

& 

Eine verbreitete Form der logischen Schaltung des Volladdierers ist in Bild 4.14 dargestellt: 

= 1 

C0


A 

& 

& & 

& & 

& 

B & S 

Ci 

Bild 4.14: Realisierung des Volladdierers ausschließlich mit NAND 


& 

& C0 

Hierbei wurden die beiden Exklusiv-ODER-Gatter für die Summenfunktion (Bild 4.13) durch die 

entsprechenden NAND-Gatter der HA-Schaltung gemäß Bild 4.11 ersetzt. Die Gleichung für 

den Ausgangsübertrag Co wird auf NAND-Form gebracht. 

o 

( A·B) 

+ ( C ·F ) ( A·B)( 

· C ·F ) 

C = = 

(4.25) 

i 

1 

4.5.2 Mehrstufige Additionsschaltung/ALU 

i 

1 

Werden diese sehr einfachen Grundschaltungen Halb- und Volladdierer passend erweitert, so 

entstehen mehrstufige Additionsschaltungen. Diese sind in der Lage, eine (theoretisch) unbegrenzte 

Datenwortbreite zu unterstützen. Da -wie bereits oben dargestellt- alle 

Rechenoperationen auf die Addition zurückgeführt werden können, ist mit derartigen 

Additionschaltungen die Grundlage für den Aufbau von einfachen Rechenwerken (ALU =ˆ Arithmetic 

Logic Unit) gelegt. Die ALUs besitzen zusätzlich noch entsprechende Funktionslogik, um 

neben der Addition weitere Operationen vornehmen zu können. Hierzu zählen 

• Negieren eines Operanden 

• Addition des negierten Operanden ( =ˆ Subtraktion) 

• Logische Operationen: UNDieren, ODERieren, EX-ODERerieren 

Mehrstufige Additionsschaltungen lassen sich untergliedern in 

• Seriell arbeitende Addierer (Serienaddierer) und 

• Paralleladdierer 

Bei den seriell arbeitenden Addierern ist praktisch nur ein Volladdierer vorhanden, beide 

Operanden werden aus seriellen Speichern (Schieberegister) Bit für Bit ausgelesen, das 

Ergebnis in einem der Operandenregister gespeichert. Nach Abschluß einer Addition, die 

jeweils bei n bit Datenwortbreite auch n Rechenschritte erfordert, ist ein Operand durch das 

Summenergebnis vollständig überschriebenen. Der Aufbau dieser Schaltungen wird auch bei


langen Wortlängen sehr einfach, die Rechengeschwindigkeit ist wegen der seriellen 

Arbeitsweise gering. 

Bei den Paralleladdierern wird höherer Aufwand getrieben, nämlich ein Volladdierer pro 

Bitstelle. Das Ergebnis stünde somit nach nur einem Rechenschritt, d.h. n-mal schneller als 

beim Serienaddierer zu Verfügung. Dies ist allerdings nicht korrekt, da in der Praxis 

Signalverzögerungszeiten der technischen Bauelemente berücksichtigt werden müssen. Der 

ungünstigste Fall ist dann gegeben, wenn ein Übertrag der Bitstelle 0 alle höherwertigen VA- 

Stufen durchlaufen muß. Dieser nicht auszuschließende Fall begrenzt die 

Arbeitsgeschwindigkeit des "einfachen" Paralleladdierwerkes. Es wird daher auch im 

englischen Sprachraum von 'Adder with ripple carry' (Paralleladdierwerk mit Serienübertrag) 

gesprochen, eben weil der Übertrag alle Stufen nacheinander durchlaufen muß. Ein Beispiel für 

diesen Schaltungstyp bietet die bekannte 4-bit ALU in TTL-Technik vom Typ 74181. Sie ist 

kaskadierbar und ermöglicht so den Aufbau von einfachen Rechenwerken mit (sinnvollen) 

Datenwortbreiten von 4-, 8-, 12-, 16-Bit. 

Soll der o.a. Nachteil des Paralleladdierers vermieden werden, so müssen alle Übertrage der 

einzelnen VA's gesammelt und gemeinsam in paralleler Form verarbeitet werden. Es 

entstehen verhältnismäßig komplizierte Schaltungen, die das Rechenergebnis bereits nach 

einer Signallaufzeit bereitstellen können. Diese werden auch als (parallele) Addierwerke mit 

Parallelübertrag ('Adder with Look-ahead-Carry') bezeichnet. 

Beispiel: Addierwerk mit Serienübertrag (ripple carry) 

Als Beispiel zeigt Bild 4.15 das Prinzip des Paralleladdierwerkes mit Serienübertrag. Die 

Umschalter an. . .a0 sowie bn...b0 sollen die einzelnen Bitstellen der Operanden A bzw. B 

darstellen. In der praktischen Anwendung würden hierfür Speicherelemente als 

Operandenregister verwendet. Das Ergebnis wird als Summe S mit Hilfe der LEDs sn...s0 

angezeigt, wobei ggf. die höchstwertigste Stelle con zu beachten ist. 

L ( =ˆ 0) 

H ( =ˆ 1) 

an bn a1 b1 a0 b0 

co n co1 co0 

VAn -1 VA1 VA0 

Sn Sn -1 S1 S0 

Bild 4.15: Prinzip des Addierwerkes mit Serienübertrag 

4.6 Grundlagen der Schaltwerke 


Ci0= 0 

Schaltwerke enthalten neben logischen Schaltungen auch Speicherelemente. Zu den 

"klassischen" Binärspeichern zählen die Flipflops. Diese entstehen, indem die Ausgänge von


zwei Gattern wechselseitig auf die Eingänge zurückgeführt werden. Durch diese Rückwirkung 

entsteht eine Schaltung mit zwei stabilen Zuständen, die man auch als bistabile Kippstufe 

bezeichnet. Werden Kapazitäten in den Rückführungsleitungen eingesetzt, so entstehen 

Schaltungen mit einem stabilen (Monostabile Kippstufe oder Monoflop) bzw. keinem stabilen 

Zustand (Astabile Kippstufe oder Multivibrator). 

Unter Kippstufen sind binäre Schaltungen zu verstehen, deren Ausgangszustände nicht nur von 

den Zuständen der Eingangsvariablen, sondern auch von zwei inneren Zuständen abhängen. 

Diese inneren Zustände kommen durch Rückführung von Ausgängen auf Eingänge der 

Schaltung zustande. Je nach Art der Rückführung sind die nachfolgenden Gruppen von 

Kippstufen zu unterscheiden: 

• Flipflops (bistabile Kippstufen) 

• Monoflops (monostabile Kippstufen) 

• Multivibratoren (astabile Kippstufen) 

4.6.1 Die Basis – Flipflops 

Die weitaus wichtigste Gruppe von Kippstufen sind die Flipflops. Diese werden in sehr hohen 

Stückzahlen in verschiedenen technischen Bauformen als integrierte Schaltkreise eingesetzt. 

Die allereinfachste Form eines Flipflops, das sogenannte Basis-Flipflop entsteht jedoch aus der 

Zusammenschaltung von zwei Gattern mit je zwei Eingängen. 

Die möglichen Grundformen von Basis-Flipflops entstehen aus der praktischen Umsetzung der 

nachfolgenden Forderungen: 

(1) Ein Basis - Flipflop muß zwei verschiedene innere Zustände annehmen können, von 

denen der eine am Ausgang Q log. '1' und der andere log. '0' erzeugt. 

(2) Mindestens zwei äußere Eingänge E1 und E2 müssen vorhanden sein. 

Aus der Bedingung (2) folgt, daß vier (2 2 = 4) Zustandskombinationen der Eingangssignale 

entstehen, von denen widerum eine Zuordnung der charakteristischen Ausgangssignale 

möglich ist: 

1 - Setzverhalten am Ausgang 

0 - Setzverhalten am Ausgang 

Bistabiles Verhalten 

Es bleibt eine vierte Kombination übrig, die einer dieser Verhaltensweisen zugeordnet werden 

muß. Aus diesen Vorstellungen heraus entstehen 3 verschiedene Grundtypen von Basis - 

Flipflops. Insgesamt sind 3 x 12 = 36 Kombinationen möglich, von denen 20 geeignet 

erscheinen. Wenige Kombinationen jedoch (z.B. NOR-Basis- Flipflop, NAND-Basis-Flipflop) 

besitzen praktische Bedeutung. 

4.6.1.1 Das NOR-Basis-Flipflop 

Das NOR-Basis-Flipflop besteht aus zwei NOR-Gattern, deren Ausgänge jeweils auf den 

zweiten Eingang des anderen Gatters geführt sind. Bild 4.16 läßt die Anordnung erkennen. Mit 

Hilfe der NOR- Funktionstabelle kann das statische Verhalten der Schaltung leicht bestimmt 

werden. 



E1 

E2 

≥ 1 

≥ 1 

Bild 4.16 Schaltung des NOR- Basis-Flipflop 


Q1 

Q2 

Funktionstabelle NOR 

x1 x2 y 

0 0 1 

0 1 0 

1 0 0 

1 1 0 

Ein Eingang 1 � Ausgang 0 

Liegen beide Eingänge auf '1' (E1 = E2 = 1), dann befinden sich die beiden Ausgänge Q1 bzw. 

Q2 auf logisch '0'. Dieser Zustand ist sehr unzweckmäßig und sollte bei der praktischen 

Anwendung des NOR-Basis-Flipflops vermieden werden. Würden sich nämlich beide Eingänge 

ändern auf den statischen Speicherzustand mit E1 = E2 = 0, so wäre der nachfolgende Zustand 

an den Ausgängen des Flipflops nicht definiert. Die folgenden drei aktiven Zustände sind beim 

NOR-Basis-Flipflop zu beachten: 

Setzen mit E1 = 1 und E2 = 0: � Q1 = 0 

Q2 = 1 

Rücksetzen mit E1 = 0 und E2 = 1 � Q1 = 1 

Q2 = 0 

Speichern mit E1 = 0 und E2 = 0 � bistabiles Verhalten (alter Zustand bleibt erhalten) 

Soll das NOR-Basis Flipflop als Speicher arbeiten, so befindet es sich üblicherweise mit E1 = E2 

= 0 im bistabilen Grundzustand. 

Behandlung von Folgezuständen 

Aufgrund der verschiedenen inneren Zustände eines Flipflops ist die Reaktion auf äußere 

Signale an den Eingängen eine unterschiedliche. Deshalb ist es notwendig, zwischen dem 

bisherigen Zustand zur Zeit tn und dem neuen Zustand nach einer Änderung der logischen 

Signale an den Eingängen des Flipflops zum Zeitpunkt tn+1 unterscheiden zu können. Die bisher 

übliche Kennzeichnung der Ein- und Ausgangssignale einer logischen Schaltung kann damit 

das Verhalten eines Flipflops nicht mehr korrekt beschreiben. Die Abfolge der Signalzustände 

wird daher mit einem zusätzlichen Index gekennzeichnet. 

Zustand n: Kennzeichnung der Signale zur Zeit tn 

Folgezustand n+1: Kennzeichnung der Signale zur Zeit tn+1 

Diese Zusammenhänge sind bei allen Digitalschaltungen, bei denen inneren Zustände 

vorhanden sind, d.h. die Speicherelemente enthalten, zu berücksichtigen. Damit lassen sich 

auch komplexere Schaltungen wie z.B. Zähler, die aus mehreren Flipflops und Logikelementen 

zusammengesetzt sein können, durch eine Reihe zeitlich aufeiner folgender Signalzustände 

beschreiben. Im Gegensatz zum Flipflop sind dann allerdings nicht zwei Zustände tn sowie tn+1 

zu beachten, sondern je nach Komplexität der Schaltung sehr viel mehr, d.h. tn, tn+1, tn+2, ...,


tn+m. Schaltungen, deren logische Signale sowohl von äußeren als auch von gespeicherten 

inneren Zuständen abhängen, werden im Gegensatz zu den Schaltnetzen allgemein als 

Schaltwerke bezeichnet. 

Tabelle 4.5 kennzeichnet das NOR-Basis-Flipflop bezüglich seines Folgeverhaltens. Diese 

Funktionstabelle, die ganz ähnlich den statischen Tabellen für Schaltnetze aufgebaut ist, wird 

auch als Analysetabelle bezeichnet. 

n n 

Da es nicht sehr zweckmäßig ist, die bisherigen Ausgangssignale Q1 bzw. Q2 und die 

n+1 

Folgesignale Q1 bzw. Q2 

n+1 gemeinsam darzustellen, wird üblicherweise von der sehr viel 

übersichtlicheren verkürzten Analysetabelle ausgegangen. Diese enthält nicht nur logische '0'- 

bzw. '1'-Signale, sondern auch im Fall des (bistabilen) Speicherzustandes die bisherigen, 

unveränderten Ausgangssignale in der Form 

n 

Q 1 bzw. 

n 

Q 1 

Tabelle 4.5 Funktionstabellen zur Analyse des NOR-Basis-FF 

a) vollständige Tabelle 

b) verkürzte Tabelle 

Zustand:n Folgezustand: n+1 

n 1 

E 1 

+ n 1 

E 2 

+ n 

Q 1 

n 1 

Q 1 

+ n 1 

Q 2 

+ n 1 

E 1 

+ n 1 

E 2 

+ n 

Q 1 

+ 

0 0 0 0 1 0 0 n 

Q 1 

0 0 1 1 0 0 1 1 0 

0 1 0 1 0 1 0 0 1 

0 1 1 1 0 1 1 0 0 

1 0 0 0 1 

1 0 1 0 1 

1 1 0 0 0 

1 1 1 0 0 

Analyse des Übergangsverhaltens 

Bisher wurde nur das stationäre Verhalten des NOR-Basis-Flipflops betrachtet. Viel wichtiger 

jedoch ist das Übergangsverhalten bei Signalwechseln an den Eingängen. Dieses kann 

behandelt werden, indem die Rückführungen jeweils aufgetrennt und die möglichen 

Zustandskombinationen beider Gatter auf Widersprüche hin untersucht werden. Bild 4.17 läßt 

das Prinzip erkennen. Die Schaltgleichungen Gl. 4.26 bzw. Gl. 4.27 geben das jeweilige Verhalten 

der Gatter G1 und G2 bezüglich der Schnittstellen R1 und R2 an. 

E1 

E2 

R2 

R1 

≥ 1 

Q1 

≥1 

Bild 4.17 Zur Analyse des Übergangsverhaltens beim NOR-Basis-FF 


G1 

G2 

Q2 

1 

Q + 

n 

2 

n 

Q 1 

1


Die Gleichungen 4.26 und 4.27 entsprechen den NOR-Funktionen der beiden Gatter G1 sowie 

G2. 

R : Q = E + R = E • R 

(4.26) 

1 

2 

1 

2 

1 

2 

2 

1 

1 

R : Q = E + R = E • R 

(4.27) 

Analysediagramm 

2 


2 

1 

Denkt man sich nun die Rückführungen der logischen Schaltung (Bild 4.17) an den 

Schnittstellen R1 bzw. R2 aufgetrennt, so ist es möglich, die Gleichungen 4.26 sowie 4.27 

systematisch auszuwerten und die Ergebnisse als Funktionstabelle darzustellen. Tabelle 4.6 

läßt diese Zusammenhänge erkennen. Die markierten stabilen Betriebszustände zeichnen sich 

dadurch aus, daß die entsprechenden Ausgänge Q1 und Q2 die gleichen Signalkombinationen 

besitzen wie die Rückführungen R1 bzw. R2. Treten bestimmte Kombinationen in einer Zeile 

doppelt auf, so liegt bistabiles Verhalten vor. Eine Instabilität liegt beim letzten Zustand mit R1 

= R2 = 1 vor. 

Tabelle 4.6 Analysediagramm NOR-Basis-Flipflop 

n n+1 

E1 E2 

R1 R2 0 0 0 1 1 0 1 1 

0 0 1 1 1 0 0 1 0 0 

0 1 0 1 0 0 0 1 0 0 

1 0 1 0 1 0 0 0 0 0 

1 1 0 0 0 0 0 0 0 0 

Q1 Q2 Q1 Q2 

Beispiel: Übergang von Q1 = 0 und Q2 = 1 nach 

Q1 = 1 und Q2 = 0 

Die Synthesetabelle 

Eine für den Entwurf von Flipflop-Anwendungsschaltungen wie z.B. Zähler besonders 

zweckmäßige Form der Funktionstabelle stellt die Synthesetabelle dar. Sie kennzeichnet bei 

allen möglichen Änderungen der Ausgangssignale Q1 bzw. Q2 von tn nach tn+1 die hierzu 

notwendigen Eingangssignale an den Eingängen E1, E2 des Flipflops. Tabelle 4.7 zeigt den 

Aufbau für das NOR-Basis-Flipflop. Die Synthesetabelle kann gewonnen werden aus den 

Informationen der vollständigen Analysetabelle oder aber des Analysediagramms. Besonders 

zu beachten sind die mit 'X' gekennzeichneten don't- care Bedingungen, die beim praktischen 

Zählerentwurf zur Vereinfachung der Schaltung mit herangezogen werden sollten. 

Tabelle 4.7 Synthestabelle des NOR-Basis-Flipflops 

a) vollständige Tabelle b) verkürzte Tabelle 

Q 

n 

1 

Q 

n 

2 

Q + 

n 

1 

1 

Q + 

n 

2 

1 

E + 

n 

1 

1 

n 1 

E 2 

+ n 

Q 1 

Q + 

0 1 0 1 x 0 0 0 x 0 

0 1 1 0 0 1 0 1 0 1 

1 0 0 1 1 0 1 0 1 0 

1 0 1 0 0 x 1 1 0 x 

Eine besonders zweckmäßige und sehr übersichtliche Darstellungsweise für das dynamische 

Verhalten eines Flipflops liefert das Zustandsdiagramm, welches in ähnlicher Form auch in 

anderen Bereichen der Technik (z.B. Petri-Netze zur Modellierung/Dokumentation von Echtzeit- 

n 

1 

1 

E + 

n 

1 

1 

E + 

n 

2 

1


Prozessen) Verwendung findet. Dargestellt werden die Ausgangssignale Q1Q2 des Flipflops als 

Zustandstandsknoten. Die einzelnen gerichteten Wirkungslinien oder Kanten kennzeichnen die 

Abfolge der verschiedenen möglichen Flipflop- Zustände. An den Kanten widerum steht die 

Markierung für die Eingangssignale E1E2, die den Wechsel von einem Zustandsknoten zu 

einem anderen (Folgezustand) erst ermöglichen. Bild 4.18 zeigt diese Art der Darstellung für 

das NOR-Basis-Flipflop. 

x0 

x1 

01 00 

10 

Bild 4.18 Zustandsdiagramm des NOR-Basis-Flipflops 

xx 


11 

11 

00 

Dargestellt ist die gleiche Information, die auch in der Sythesetabelle (Tabelle 4.7) enthalten ist, 

allerdings in sehr viel anschaulicherer Form. Die mögliche don't-care-Bedingung 'x' bedeutet, 

daß die entsprechende Eingangsvariable entweder den Zustand log. '0' oder '1' annehmen 

kann. 

Interessanterweise vollzieht sich jeder Zustandswechsel beim NOR- Basis-Flipflop über den 

Ausgangszustand 00. Dies bedeutet, daß beide Ausgänge nicht gleichzeitig ihre Werte ändern 

können. Zuerst wird der Ausgang, der eine 1 führte, auf Null gesetzt. Erst anschließend kann 

der andere Ausgang auf log. '1' wechseln. 

Der Zustand 11 an den Ausgängen ist instabil. Er wird erreicht mit E1 = E2 = 0, kann aber mit 

jeder Kombination xx an den Eingängen E1,E2 wieder verlassen werden. Diese Instabilität 

könnte jedoch nur bei ideal gleichartigen NOR-Gattern auftreten. Die Folge wäre eine 

Schwingung an den Ausgängen. Bei technischen Schaltelementen mit gerinfügig 

unterschiedlichen Parametern wird sich jedoch bei E1 = E2 = 0 immer ein stabiler 

Ausgangszustand, d.h. entweder Q1 = 1 und Q2 = 0 oder umgekehrt einstellen. 

4.6.1.2 Das NAND-Basis-Flipflop 

Wegen seiner Dualität zur NOR-Schaltung ist bei Flipflops, die aus zwei NAND-Gattern 

aufgebaut sind, ein vergleichbares logisches Verhalten zu erwarten. Bild 4.19 zeigt ein 

derartiges NAND- Basis-Flipflop und eine NAND-Funktionstabelle. 

01 

1x 

10 

0x


E1 

E2 

Bild 4.19 Schaltung des NAND-Basis-Flipflops 

& 

& 


Q1 

Q2 

Funktionstabelle NAND 

x1 x2 y 

0 0 1 

0 1 1 

1 0 1 

1 1 0 

Ein Eingang 0 � Ausgang 1 

Da jedoch der Ausgang y eines NAND-Gatter mit log. '0' an einem beliebigen Eingang auf log. 

'1' angehoben wird, ist beim NAND- Basis-Flipflop der Zustand E1 = E2 = 0 zu vermeiden. 

Hingegen ist mit E1 = E2 = 1 der bistabile oder Speicherzustand dieses Flipflops definiert. 

Damit besitzt das NAND-Basis-Flipflop die nachfolgenden drei stabilen Betriebszustände: 

Setzen mit E1 = 1 und E2 = 0: � Q1 = 0 

Q2 = 1 

Rücksetzen mit E1 = 0 und E2 = 1 � Q1 = 1 

Q2 = 0 

Speichern mit E1 = 1 und E2 = 1 � bistabiles Verhalten 

(alter Zustand bleibt erhalten) 

Zu beachten ist, daß beim NAND-Basis-Flipflop der bistabile Speicherzustand dann gegeben 

ist, wenn beide Eingänge auf log. '1' liegen. 

Tabelle 4.8 Analysetabellen des NAND-Basis-Flipflops 

a) vollständige Tabelle 

Zustand: n Folgezustand: n+1 

b) verkürzte Tabelle 

n n+1 n n+1 n+1 n n+1 n+1 n+1 

E1 E1 Q1 Q1 Q2 

E1 E1 Q1 Q2 

0 0 0 1 1 0 0 1 1 

0 0 1 1 1 0 1 1 0 

0 1 0 1 0 1 0 0 1 

0 1 1 1 0 1 1 Q1 

1 0 0 0 1 

1 0 1 0 1 

1 1 0 0 1 

1 1 1 1 0 

Analyse des Übergangsverhaltens 

n n 

/Q1 

Das Übergangsverhalten des NAND-Basis-Flipflops läßt sich ganz ähnlich bestimmen wie beim 

NOR-Basis-Flipflop. Hierzu werden die beiden Rückführungen entsprechend Bild 4.20 mit den 

Schnittstellen R1' bzw. R2' versehen.


E1 

E2 

R2‘ 

R1‘ 

& 

& 

Bild 4.20 Zur Analyse des Übergangsverhaltens beim NAND-Basis-FF 


Q1 

Q2 

Die entstehenden Schaltgleichungen 4.28 bzw 4.29 entsprechen den NAND-Funktionen der 

beiden Gatter G1 sowie G2. 

R1´ : Q1 = E1˙ R2 = �1 + �2 (4.28) 

R2´ : Q2 = E2˙ R 1 = �2 + �1 (4.29) 

Auch die Synthesetabelle (Tabelle 4.9) des NAND-Basis-Flipflops läßt erkennen, daß bezüglich 

des Setz- und Rückstzverhaltens kein Unterschied zum entsprechenden NOR-Flipflop besteht. 

Tabelle 4.9 Synthetabelle des NAND-Basis-Flipflops 

a) vollständige Tabelle b) verkürzte Tabelle 

n n n+1 n+1 n+1 n+1 

Q1 Q2 Q1 Q2 E1 E2 

n n+1 n+1 n+1 

Q1 Q1 E1 E2 

0 1 0 1 1 x 0 0 1 x 

0 1 1 0 0 1 0 1 0 1 

1 0 0 1 1 0 1 0 1 0 

1 0 1 0 x 1 1 1 x 1 

Das Analysediagramm des NAND-Basis-Flipflops ist mit Tabelle 4.10 dokumentiert. Es ist 

ähnlich wie beim NOR-Basis-Flipflop entstanden durch die Auswertung der Gleichungen 4.28 

bzw. 4.29 mit der Markierung der möglichen stabilen Betriebszustände. 

Tabelle 4.10 Analysediagramm NAND-Basis-Flipflop 

n n+1 

E1 E2 

R1´ R2´ 0 0 0 1 1 1 1 0 

0 0 1 1 1 1 1 1 1 1 

0 1 1 1 1 1 0 1 0 1 

1 1 1 1 1 0 0 0 0 1 

1 0 1 1 1 0 1 0 1 1 

Q1 Q2 Q1 Q2 

Das Zustandsdiagramm (Zustandsgraph) des NAND-Basis-Flipflops (Bild 4.21) zeigt einen 

vergleichbaren Verlauf wie beim NOR-Basis- Flipflop, allerdings erfolgt hier ein Wechsel der


Signale an den Ausgängen über den Zwischenzustand 11, d.h. Q1 = 1 und Q2 = 1. 

Entsprechend unterschiedlich ist auch der bistable Speicherzustand mit E1 = E2 = 1. 

1x 

0x 

01 11 

10 

xx 

Bild 4.21 Zustandsdiagramm des NAND-Basis-Flipflops 


00 

00 

4.6.1.3 Anwendungen von NOR- und NAND- Basis-Flipflops 

11 

01 

x0 

Bei den integrierten Schaltungen der Klasse Schaltwerke und damit bei den technischen 

Bauformen der Kippstufen besitzen die NOR- bzw. NAND-Schaltungstechnik eine zentrale 

Bedeutung. Daher beruhen auch komplexere Schaltungen wie z.B. Zähler, Register etc. auf 

den NOR- bzw. NAND-Basis-Flipflops. Da es zahlreiche leistungsfähige Standardschaltungen 

mit verhältnismäßig hohen Integrationsgrad gibt, werden die Basis-Flipflops als "Glue Logic" für 

die höher integrierten mikroelektronischen Bausteine der Stufen MSI bis VLSI vorwiegend an 

den Stellen eingesetzt, wo deren Anwendung keine schaltungstechnischen oder 

wirtschaftlichen Vorteile verspricht. Hier sind vor allem zu nennen: 

• Statische 1-Bit Speicher 

• Speicherung/Verriegelung von Schaltzuständen 

• Entprellen mechanischer Schaltkontakte 

Entprellschaltung für mechanische Kontakte 

Ein besonderes Problem der praktischen Digitalelektronik stellt die störungsfreie Verbindung 

elektronischer mit elektromechanischen Elementen (Relais, Schütze, Taster, Schalter, etc.) dar. 

Aufgrund ihrer mechanischen Eigenschaften besitzen die Kontakte allgemein die Eigenschaft 

des Prellens. Dies bedeutet, daß sowohl beim Schließen als auch beim Öffnen eines Kontaktes 

nicht sofort dessen neue Lage eingenommen werden kann. Der Übergangsvorgang äußert sich 

vielmehr in einer mehr oder minder gedämpften mechanischen Schwingung des bewegten 

Kontaktelementes. Als Folge dieser Schwingung entstehen zahlreiche kurze Schaltimpulse bis 

der Übergangsvorgang abgeklungen ist. Bild 4.22 zeigt prinzipiell den Prellvorgang beim 

Öffnen und Schließen eines mechanischen Kontaktes. 

10 

x1


Bild 4.22 Kontaktprellen eines mechanischen Schalters 

Das Kontaktprellen kann dadurch vermieden werden, indem der betreffende mechanische 

Kontakt als Umschalter ausgebildet und mit den Eingängen E1 sowie E2 eines NAND-Basis- 

Flipflops entsprechend Bild 4.23 verbunden wird. Eine ganz ähnliche Schaltung wäre mit Hilfe 

eines NOR-Basis-Flipflops zu realisieren. 

RP RP 

1 

0 

I I II 

Prellen beim 

Schliessen 

RP 

UB+ 

UB+ 

Bild 4.23 Entprellschaltung unter Anwendung des NAND-Basis-Flipflops 

Die Funktion der Schaltung beruht darauf, daß ein Flipflop während des Speicherzustandes 

seinen bisherigen Inhalt beibehält. Wird also der Kontakt S in Bild 4.23 von Pos. I nach Pos. II 

umgeschaltet, so bleibt der Ausgang Q1 des Flipflops auf log. '1' stehen, da beide Eingänge 

während des Umschaltens mit E1 = E2 = 1 das Flipflop in den Speicherzustand bringen. Wird 

erstmalig die neue Position mit E1 = 1 und E2 = 0 eingenommen, so erscheint Q1 = 0, auch 

wenn infolge des mechanischen Prellens noch mehrfach der Zwischenzustand E1 = E2 = 1 

eingenommen wird. Schnelle digitalelektronische Schaltkreise, wie z.B. Zähler, die am Ausgang 

des Flipflops angeschlossen sind, registrieren damit genau einen Schaltimpuls. 

Ein Nachteil dieser Schaltung besteht im höheren Aufwand, da stets Umschaltkontakte 

erforderlich sind, auch wenn dies von der logischen Funktion her nicht notwendig wäre. 


& 

& 

Q1 

Q2 

Prellen beim 

Öffnen 

H I 

L 

II 

II 

I


4.6.2 Monostabile Kippstufen 

Als klassische Schaltung ist die monostabile Kippstufe oder kurz Monoflop sehr eng mit dem 

Flipflop verwandt. Wird anstelle einer galvanischen Kopplung der beiden Gatter ein 

Rückführungszweig als RC-Glied ausgebildet, so entsteht eine Schaltung, die einen 

(monostabilen) dauerhaften Grundzustand sowie einen zeitweiligen, d.h. metastabilen Zustand 

besitzt. Durch passende Auslegung der Zeitkonstante läßt sich die Impulszeit in weiten 

Grenzen veränden. Bild 4.24 zeigt das allgemeine Schaltsymbol. 

E 

Bild 4.24 Schaltsymbol monostabile Kippstufe (Monoflop) 

4.6.3 Astabile Kippstufen (Multivibratoren) 

Eine astabile Kippstufe entsteht dann, wenn beide Rückführungsleitungen eines Flipflops durch 

RC-Glieder ersetzt werden. Die so aufgebaute Digitalschaltung arbeitet instabil, d.h. sie liefert 

ein reckteckförmiges Signal bestimmter Frequenz. Daher werden diese Schaltungen auch als 

Multivibratoren bezeichnet. Bild 4.25 läßt das Schaltsymbol erkennen. 

G 

1 

Bild 4.25 Schaltsymbol astabile Kippstufe (Multivibrator) 

Ein Vorteil von astabilen Kippstufen ist darin zu sehen, daß sowohl Frequenz als auch 

Tastverhältnis des Ausgangssignales durch passende Wahl externer Bauelemente verändert 

werden können. 

4.6.4 Funktion und Aufbau technischer Flipflops 

Die in Abschnitt 4.6.1 behandelten Basis-Flipflops bieten zwar die Möglichkeit, die 

Informationsmenge 1 Bit zu speichern, sind jedoch für den praktischen Einsatz als 

digitalelektronisches Bauelement nur sehr beschränkt tauglich. Aus diesem Grunde wurde eine 

Reihe weitgehend standardisierter Flipflops entwickelt, die für unterschiedliche technischen 

Anwendungen vorgesehen sind. Die logische Schaltung dieser Flipflops entsteht durch 

entsprechende Erweiterungen der Basis-Flipflops. 

4.6.4.1 Merkmale technischer Flipflops 

Alle komplexeren Digitalschaltungen, die im Gegensatz zu den Schaltnetzen (kombinatorische 

Logik) auch intern gespeicherte Zustände besitzen (sequentielle Logik oder Schaltwerke), 

benötigen zur Verarbeitung dieser internen Zustände ein Taktsignal. Damit ein genauer 


Q1 

Q2 

Q


zeitlicher Bezug der Flipflop-Steuersignale gegeben ist, verfügen die meisten technischen 

Flipflops über die Möglichkeit einer Taktsteuerung mit Hilfe zusätzlicher Takteingänge. Damit 

weiterhin auch eine taktunabhängige Vorbesetzung des Flipflops mit log. '0' oder log. '1' 

möglich ist, sind häufig zusätzlich statische, d.h. taktunabhängige Informationseingänge 

vorgesehen. 

Ein weiteres Merkmal technischer Flipflops bildet das Erscheinen der zugehörigen 

Ausgangssignale Q1 bzw. Q2 nach einem Signalwechsel an den Informationseingängen. Erfolgt 

der neue Ausgangszustand praktisch unmittelbar nach der technisch bedingten Signalverzögerungszeit 

t pd , so spricht man von (daten-)transparenten Flipflops. Derartige Flipflops 

enthalten den Speicher für 1 Bit Information. Sie werden daher auch als Ein-Speicher-Flipflop 

bezeichnet. Sie lassen sich überall dort einsetzen (z.B. als Datenregister ≙ data latch), wo 

gleichzeitig jeweils nur 1 Bit pro Flipflop zu verarbeiten ist. In vielen Anwendungsfällen ist es 

allerdings erforderlich, mit einer FF-Schaltung eine neue Information zu übernehmen (z.B. 

Schieberegister =^ shift register), ohne daß die bisher gespeicherte Information verloren geht. 

Derartige Flipflops werden als nicht-transparent oder ausgangsverzögert (Zwei-Speicher- 

Flipflop) bezeichnet, da das neue Informationsbit verzögert an den Ausgängen Q1 bzw. Q2 erscheint. 

Als drittes Unterscheidungsmerkmal ist die Art der Steuerung des Flipflops durch einen 

bzw. zwei Informationseingänge zu berücksichtigen. 

Nachfolgend die bekanntesten Formen technischer Flipflops: 

• RS-Flipflop (2 Informationseingänge), Hauptanwendung: Schieberegister, Ringzähler 

• JK-Flipflop (2 Informationseingänge), universelle Anwendungsmöglichkeiten 

• D-Flipflop (1 Informationseingang),Hauptanwendung: Daten- und Schieberegister 

• T-Flipflop (1 Informationseingang), Anwendung: Frequenzteiler 

Metastabilität bei technischen Flipflops 

Diese Problematik besitzt bei technischen Flipflops eine hohe praktische Bedeutung. Erfolgt 

beispielsweise an einem ungetakteten RS-Fliplop eine Änderung der Eingangssignale durch 

verhältnismäßig langsame elektrische Impulse, so ist es möglich, daß ein kurzzeitiger bedingt 

stabiler (metastabiler) Zustand an einem der Ausgänge auftritt. Eine andere Ursache für 

Metastabilität von technischen Flipflops liegt in der Verletzung von Zeitbedingungen der Signale 

an den Informationseingängen in Bezug auf das Taktsignal. Als Folge der temporär 

undefinierten Ausgangssignale können in einer Schaltung sehr kritische Fehler auftreten. 

4.6.4.2 Standardformen ungetakteter Flipflops (Latches) 

In diesem Abschnitt sollen die Standardformen technischer Flipflops behandelt werden. Diese 

unterscheiden sich durch die Anzahl und logische Bedeutung der Steuereingänge. Die 

zunächst vorgestellten ungetakteten Flipflops werden auch als Latches bezeichnet. 

Das ungetaktete RS-Flipflop 

Die Realisierung des RS-Flipflops entspricht dem NOR-Basis-FF, welches mit Abschnitt 4.6.1 

eingeführt wurde. Bild 4.26 zeigt für das RS-Flipflop die logische Grundschaltung und das 

Schaltsymbol nach DIN/IEC. 



E1 ( R) 

) 

E2 ( S ) 

Bild 4.26 Das RS-Flipflop, (a) Grundschaltung, (b) Schaltsymbol nach DIN/IEC 

Wird die Schaltung nach Bild 4.26 bezüglich aller möglichen Zustandskombinationen 

untersucht, so erhält man zunächst die vollständige Analysetabelle des RS-Flipflops (Tabelle 

4.11a). 

Tabelle 4.11 Analysetabelle des RS-Flipflops 

a) vollständige Tabelle (b) verkürzte Tabelle 

n n+1 n+1 n+1 n+1 

S R Q1 Q1 Q2 

S R Q1 Q2 

0 0 0 0 1 0 0 Q1 


n Q2 

n � Grundzustand 

0 0 1 1 0 0 1 0 1 � Rücksetzen 

0 1 0 0 1 1 0 1 0 � Setzen 

0 1 1 0 1 1 1 x x � Nicht zugel. 

1 0 0 1 0 

1 0 1 1 0 

1 1 0 x x \ nicht 

1 1 1 x x / zugel. 

Charakteristische Gleichung RS-Flipflop 

≥1 

≥1 

(a) 

Aus Tabelle 4.11a läßt sich mit Hilfe der Minimierungsverfahren der Schaltalgebra die 

charakteristische Gleichung des RS- Flipflops entwickeln. 

n+1 n n n+1 n n 

(Q1 ) Q1 �1 

(Q2 ) Q1 �1 

S x 1 1 x S x 0 0 x 

� 0 1 0 0 � 1 0 1 1 

R � R R � R 

Bild 4.27: KV-Diagramme zur Minimierung von Q1 n+1 , Q2 n+1 = f(Q n ,S,R) 

Q1 

Q2 

S Q1 

R Q2 

Mit Hilfe der KV-Diagramme (Bild 4.27) sollen die Gleichungen vereinfacht werden. Es ergeben 

sich die nachfolgenden Ausdrücke Gl. (4.30a) sowie (4.30b). 

(b)


n+1 n 

Q1 = S + �·Q1 

n+1 n 

Q2 = R + �·�1 = R + �·Q2 

(4.30a) 

n (4.30b) 

4.6.4.3 Das ungetaktete JK-Flipflop 

Eine sehr unangenehme Beschränkung beim schaltungsmäßigen Einsatz von RS-Flipflops 

bildet die Kombination der Eingangssignale S=R=1 (unzulässiger Zustand). Daher sollte bei der 

Auslegung einer Digitalschaltung diese Kombination durch geeignete Beschaltung der 

Eingänge vermieden werden. Eine Alternative hierzu bietet die Erweiterung der Grundschaltung 

des RS-Flipflops. Durch Auswertung der Ausgangsssignale des Flipflops mit Hilfe von UND- 

Gattern wird verhindert, daß die beiden inneren Eingänge R,S gleichzeitig den Zustand log. '1' 

einnehmen können. Diese Schaltung wird als JK-Flipflop bezeichnet. Bild 4.28a läßt den 

Aufbau der Schaltung erkennen, das Schaltsymbol ist mit Bild 4.28b dokumentiert. 

Wie die Funktionstabellen (Tabelle 4.12a/b) des JK-Flipflops erkennen lassen, ist bei diesem 

Schaltelement die Eingangskombination J = K = 1 zulässig, die Ausgänge Q1 bzw. Q2 nehmen 

n n 

die Folgezustände �1 bzw. �2 ein. 

J 

K 

& 

& 

S Q1 

R Q2 

J Q1 

(a) (b) 

Bild 4.28 Das JK-Flipflop, (a) Grundschaltung, (b) Schaltsymbol nach DIN/IEC 

Tabelle 4.12 Analysetabelle des JK-Flipflops 

a) vollständige Tabelle (b) verkürzte Tabelle 

J K 

n 

Q1 

n+1 

Q1 

n+1 

Q2 

J K 

n+1 

Q1 

n+1 

Q2 

0 0 0 0 1 0 0 

n 

Q1 Q2 

0 0 1 1 0 0 1 0 1 �Rücksetzen 

0 1 0 0 1 1 0 1 0 �Setzen 

0 1 1 0 1 1 1 

n 

�1 

n 

�2 �Invertierung 

1 0 0 1 0 der Ausgänge 

1 0 1 1 0 

1 1 0 1 0 

1 1 1 0 1 


K Q2 

n �Grundzustand 

Zur Ermittlung der charakteristischen Gleichungen für das JK-Flipflop werden die Informationen 

aus Tabelle 4.12a in den KV- Diagrammen (Bild 4.29) dargestellt und minimiert. 

n+1 n n n+1 n n 

(Q1 ) Q1 �1 

(Q2) 

Q1 �2 

J 0 1 1 1 J 1 0 0 0 

J 0 1 0 0 J 1 0 1 1 

K K K K K K 

Bild 4.29: KV-Diagramme zur Minimierung von Q1 n+1 , Q2 n+1 n 

= f (Q ,J,K) beim JK-Flipflop


Aus Bild 4.29 ergeben sich die nachfolgenden Ausdrücke Gl. (4.30a) sowie (4.30c). 

n+1 n n 

Q1 = J· �1 + K ·Q1 (4.30a) 

n+1 n n 

Q2 = J ·�1 + K·Q1 (4.30b) 

n+1 n n 

Q2 = J ·Q2 + K·�2 (4.30c) 

Wird J = K = 1 gewählt und in die Ausdrücke Gl. (4.30a) bzw. Gl. (4.30c) eingesetzt, so erhält 

man 

n+1 n n+1 n 

Q1= 

�1 und Q2 = �2 . 

In diesem Fall nehmen die Ausgänge des JK-Flipflops jeweils den negierten vorherigen 

Zustand an, das Flipflop "toggelt" (siehe T- Flipflop). 

Das zeitliche Schaltverhalten eines JK-Flipflops ist in Bild 4.30 zu erkennen, wobei noch keine 

Eigenschaften technischer Schaltelemente (z.B. Signalverzögerungszeit TD) berücksichtigt 

wurden. 

J 

K 

Q 

Bild 4.30 Schaltverhalten des JK-Flipflops (Prinzip) 

So ist zu beachten, daß die Kombination der Eingangsignale J=K=1 nur kurzzeitig und nicht 

statisch anliegen darf, da sonst mehrere Signalwechsel bzw. Oszillationen am Ausgang 

auftreten können. 

4.6.4.4 Das T-Flipflop 

Das T-Flipflop (Toggle-Flipflop) besitzt nur einen Informationseingang T. Die Schaltung läßt 

sich aus dem JK-Flipflop ableiten, wenn die beiden Informationseingänge J bzw. K verbunden 

werden. Somit gilt für das T-Flipflop die Beziehung 

T = J = K (4.31) 

Bild 4.31 kennzeichnet die entstehende Schaltung und die aus Tabelle 4.12 gebildeten 

Funktionstabellen des T-Flipflops. 


t 

t 

t

D 

T 


n n+1 n+1 

T Q1 Q1 Q2 


n+1 n+1 

T Q1 Q2 

n n 

0 0 0 1 0 Q1 Q2 

n n 

0 1 1 0 1 �1 �2 

1 0 1 0 

1 1 0 1 

(a) (b1) (b2) 

Bild 4.31 Das T-Flipflop, (a) Grundschaltung, (b) Funktionstabellen 

In Bild 4.31 ist das Schaltverhalten des T-Flipflops dargestellt. Der Ausgang Q1 verändert bei 

jedem Wechsel des T-Signals von log. '0' nach log. '1' seinen Zustand. Wie zu erkennen, 

besitzt die Frequenz des Ausgangssignals den halben Wert der Frequenz des T- Signals. Die 

häufigste Anwendung von T-Flipflops besteht darin, die Frequenz eines digitalen Signals durch 

binäre Frequenzteilung (Binäruntersetzer) zu verringern. 

T 

Q1 

Bild 4.31 Schaltverhalten des T-Flipflops (Prinzip) 

Bei der Anwendung des ungetakteten T-Flipflops sollte allerdings beachtet werden, daß das T- 

Signal nur kurzzeitig auf log. '1' liegen darf, da sonst die Ausgänge Q1 bzw. Q2 des Flipflops 

oszillieren können. 

4.6.4.5 Das ungetaktete D-Flipflop 

Ganz ähnlich wie das JK-Flipflop läßt sich auch das D-Flipflop (data latch) aus dem RS-Flipflop 

herleiten. Hierbei wird mit Hilfe einer Negation die Bedingung 

D = S = R (4.32) 

herbeigeführt. Das D-Flipflop besitzt hierdurch nur einen Informationseingang D. 

1 

J 

K 

S 

R 

Q 

Q2 

Q1 

Q2 

Q1 

Q2 

tpd des Flipflpos 

Q1 

Q2 

n n+1 n+1 

D Q1 Q1 Q2 

n+1 n+1 

D Q1 Q2 

0 0 0 1 0 0 1 

0 1 0 1 1 1 0 

1 0 1 0 

1 1 1 0 

(a) (b1) (b2) 

Bild 4.32 Das D-Flipflop, (a) Grundschaltung, (b) Funktionstabellen 

t 

t


Die Funktionstabellen des D-Flipflops (Bild 4.32) werden gewonnen aus Tabelle 4.11 unter 

Berücksichtigung von Gl. (4.32). Das D-Flipflop wird auch als transparentes Latch bezeichnet, 

da der Ausgang Q1 den Signalzustand des D-Eingangs wiedergibt, also transparent macht. Bei 

technischen Flipflops ist noch eine kurze Verzögerungszeit t pd zu berücksichtigen. 

4.7 Taktgesteuerte Flipflops 

Die in Abschnitt 4.6.4 behandelten ungetakteten Flipflops besitzen den Nachteil, daß eine 

häufig notwendige zeitliche Synchronisierung aller Flipflop-Stufen einer Schaltung nicht möglich 

ist. Durch entsprechende Erweiterung der FF-Schaltungen um einen zusätzlichen Takteingang 

läßt sich dieses Ziel jedoch verwirklichen. Man unterscheidet bei taktgesteuerten Flipflops 

zwischen zwei Formen der Taktsteuerung, nämlich 

• Zustandssteuerung und 

• Flankensteuerung 

Bild 4.33 läßt die Unterschiede beider Formen erkennen. Bei der Taktzustandssteuerung kann 

das Flipflop einen Wechsel der Informationseingänge prinzipiell während der Dauer des aktiven 

Taktzustandes (1 bzw. 0) übernehmen. Bei technischen Fliplops sind naturgemäß 

einschränkende Zeitbedingungen (set up- sowie hold- time) zu beachten. Die 

Taktflankensteuerung zeichnet sich dadurch aus, daß ein Wechsel der FF-Information nur 

während der ansteigenden (0 --> 1-Flanke) bzw. abfallenden Taktflanke (1 � 0- Flanke) 

möglich ist. 

1 

0 


(a) (b) 

Bild 4.33 (a) Taktzustandssteuerung b) Taktflankensteuerung 

Die Taktzustandssteuerung läßt sich realisieren durch eine UND-Verknüpfung der 

Informationseingänge des betreffenden Flipflops (z.B. RS-, JK-, D-FF) mit einem zusätzlichen 

Taktsignal C. Hierdurch wird erreicht, daß das FF nur bei aktivem Taktsignal seinen Zustand 

ändern kann. Bild 4.36 läßt beispielhaft die logische Schaltung eines RS-Flipflops mit 

Taktzustandssteuerung erkennen. 

Die notwendige Erzeugung kurzzeitiger Einzelimpulse bei der Taktflankensteuerung kann auf 

zwei verschiedene Arten erfolgen, nämlich durch 

• Differenzierung von Impulsflanken mit RC-Glied 

• Ausnutzung von Signalverzögerungszeiten. 

Die erste, schon "klassische" Methode wurde bei Impulsgattern verwendet, wobei mit Hilfe 

eines als Hochpaß geschalteten RC-Gliedes die Signalflanken eines impulsförmigen 

Eingangssignales differenziert werden. Bild 4.34 zeigt die Prinzipschaltung einer dynamischen 

UND-Schaltung mit zwei Eingängen in diskreter Technik. Der über Diode D1 gekoppelte 

Eingang Es ist rein statisch, Ed hingegen dynamisch. Das Impulsdiagramm (Bild 4.35) läßt die 

Funktion der Schaltung erkennen. Wird zur Vereinfachung der Ausgang der Schaltung als 

unbelastet angenommen, so entstehen bei idealen Rechtecksprüngen nachfolgende 

Spannungsverläufe von U a (t)


L-Pegel � H-Pegel: 

(ansteigende Flanke) 

H-Pegel � L-Pegel: U 

(abfallende Flanke) 

U 

t 

t 

U H ⋅ R − 

− 

τ 

τ 

a ( t) 

= ⋅ e = U H ⋅ e (4.33) 


R 

t 

t 

U H ⋅ R − 

− 

τ 

τ 

a ( t) 

= − ⋅ e = −U 

H ⋅ e (4.34) 

mit Zeitkonstante т = R·C und Spannungswert des H-Pegels UH. 

0 

Ed 

Es 

C 

D1 

Bild 4.34 Aufbau eines Impulsgatters mit zwei Eingängen 

R 

Schaltung 

R D2 

Die Impulsspanunng Ua(t) nach Gl. (4.33) bzw. (4.34) ist bei passender Wahl der Zeitkonstante 

sehr schnell abgeklungen, es entstehen nadelförmige Impulse von kurzer Dauer. Die 

abfallende Flanke von Ud führt gemäß Gl. (4.34) zu einer negativen Impulsspitze, die bei 

technischen Schaltelementen einen Eingangstransistor, der Ed zugeordnet ist, zerstören 

könnte. Um diese Gefahr auszuschließen, wird die Klemmdiode (clamping diode) D2 benutzt, 

die negative Werte von Ua(t) auf ca. -0,7V begrenzt. 

Nachteile dieser analogen Differenzierschaltung zur Erzeugung eines flankenbezogenen 

Impulses bestehen in der Abhängigkeit der Impulsform der Ausgangsspannung Ua(t) von 

Amplitude und Flankensteilheit des Eingangssignals sowie der Zeitkonstanten Т und damit der 

Belastung der Schaltung. Weiterhin ist es schwierig, Kapazitäten entsprechender Größe bei der 

Schaltungsintegration zu verwirklichen. Daher werden integrierte Schaltungen zur Erzeugung 

taktflankenabhängiger Signale nach der zweiten Methode durch Nutzung der 

Signalverzögerungszeiten von Gattern verwirklicht. 

A 

0 

Ed 

ES 

Symbol 

& 

A


Ed 

ES 

A 

Bild 4.35 Impuls-Zeitdiagramm der Signale Schaltung Bild 4.34 

4.8 Beispiele für technische Flipflops 

Technische Flipflops besitzen häufig neben den taktabhängigen oder dynamischen Eingängen 

auch noch taktunabhängige oder statische Informationseingänge. Mit Hilfe der statischen 

Eingänge ist es möglich, das Flipflop taktunabhängig in den '0'- oder '1'- Zustand zu bringen. 

Diese zusätzliche Steuermöglichkeit hat für die Auslegung von Schaltungen hohe Bedeutung. 

Nachfolgend einige Beispiele für wichtige praktische Anwendungen: 

• Rücksetzen aller Flipflops in den '0'-Zustand nach dem Einschalten der Betriebsspannung 

(Reset). 

• Vorbesetzen einzelner Stellen mit '0' bzw. '1' bei Zählschaltungen. 

• Laden des Anfangszustandes bei Schieberegistern. 

Ein Beispiel für ein taktzustandsgesteuertes RS-Flipflop mit zusätzlichen statischen Informationseingängen 

ist in Bild 4.36 dargestellt. 


t 

t 

t


R´ 

R 

C 

S 

S´ 

& 

& 

(a) (b) 

Bild 4.36 Taktzustandsgesteuertes RS-Flipflop (a) Schaltung, (b) Schaltsymbol nach DIN/IEC 

Die verschiedenen Eingänge des RS-Flipflops nach Bild 4.36 besitzen die nachfolgende 

Bedeutung: 

Informationseingänge: R (Reset) Rücksetzeingang 

S (Set) Setzeingang 

Takteingang: C (Clock) 

Über die Abhängigkeitsnotation '1' wird die Zuordnung der Informationseingänge (1S, 1R) zum 

Takteingang hergestellt. Im Gegensatz hierzu sind die Eingänge S' sowie R' taktunabhängig. 

Tabelle 4.13 läßt das statische und dynamische Verhalten des Flipflops erkennen. Zu 

berücksichtigen ist der Umstand, daß nicht alle möglichen Zustandskombinationen in Tabelle 

4.13 enthalten sind. Die beiden Betriebsarten können nur alternativ verwendet werden. Mit C = 

0 erfolgt eine rein statische Steuerung, die Bedingung R'= C' = 0 ist erforderlich, wenn das 

Flipflop taktabhängig, also dynamisch gesteuert werden soll. 

Tabelle 4.13 Statische/dynamische Analysetabelle RS-FF 

n+1 n+1 

S´ R´ S R C Q1 Q2 

n n 

0 0 x x 0 Q1 �1 � stat. Grundzustand 

0 1 x x 0 0 1 � stat. Rücksetzen 

1 0 x x 0 1 0 � stat. Setzen 

1 1 x x 0 0 0 � unzulässig 

n n 

0 0 0 0 ⊓ Q1 �1 � dynam. Grundzustand 

0 0 0 1 ⊓ 0 1 � dynam. Rücksetzen 

0 0 1 0 ⊓ 1 0 � dynam. Setzen 

0 0 1 1 ⊓ 0 0 � unzulässig 


≥1 

≥1 

Q 

Q 

S‘ 

1S 

C1 

1R 

R´ 

Q1 

Q2


Ein Beispiel für ein taktflankengesteuertes JK-Flipflop ist in Bild 4.37 dargestellt. Vorhanden 

sind die statischen Informationseingänge S,R sowie die dynamischen (taktabhängigen) 

Eingänge J,K. 

R´ 

K 

C 

J 

S´ 

& 

& 

≥1 

≥1 

(a) (b) 

Bild 4.37 Taktflankengesteuertes JK-Flipflop (a) Schaltung, (b) Schaltsymbol nach DIN/IEC 

Das logische Verhalten dieser Schaltung ist aus Tabelle 4.14 zu entnehmen. Die statische RS- 

Steuerung des Flipflops erfolgt bei nicht vorhandener Taktflanke, üblicherweise bei C = 0. 

Sollen die dynamischen JK-Eingänge wirksam werden, so muß ein periodisches Taktsignal 

anliegen, wobei in diesem Fall R=S=0 vorliegen sollte. Nach einer ansteigenden Taktflanke 

stehen dann die entsprechenden Folgezustände Q n+1 an den Ausgängen des Flipflops. 

Tabelle 4.14 Statische/dynamische Analysetabelle JK-FF 

n+1 n+1 

S´ R´ S R C Q1 Q2 

n n 

0 0 x x 0 Q1 �1 � stat. Grundzustand 



1 1 x x 0 0 0 � unzulässig 

n n 

0 0 0 0 ↑ Q1 �1 � dynam. Grundzustand 

0 0 0 1 ↑ 0 1 � dynam. Rücksetzen 

0 0 1 0 ↑ 1 0 � dynam. Setzen 

n n 

0 0 1 1 ↑ �1 �2 � invert. Grundzustand 

Das D-Fliplop ist auch in taktgesteuerter Form besonders einfach, da nur ein D- 

Informationseingang vorhanden ist. Bild 4.38 zeigt Schaltsymbol und Funktionstabelle eines 

taktzustandsgesteuerten D-Flipflops. 


Q1 

Q2 

S´ 

1J 

C1 

1K 

R´ 

Q1 

Q2


(a) (b) 

Bild 4.38 Taktzustandsgest. D-Flipflop, (a) Schaltsymbol, (b) Funktionstabelle 


n+1 n+1 

D C Q1 Q2 

n n 

x 0 Q1 Q2 

0 1 0 1 

1 1 1 0 

Der TTL-Baustein SN 7474 (z.B. 74 ALS 7474, Dual D-Flipflop) soll als Beispiel für ein 

technisch ausgeführtes D-Flipflop mit Taktflankensteuerung dienen. In einem Bausteingehäuse 

befinden sich zwei Flipflop-Schaltungen mit je einem taktabhängigen D-Eingang sowie 

statischen Setz- und Rücksetzeingängen. Bild 4.39 zeigt das Schaltsymbol und die zugehörige 

Funktionstabelle. 

n+1 n+1 

S R D C Q1 Q2 

S 

1D 

C1 

R 

1D 

C1 

Q1 

Q2 

Q1 

Q2 

0 0 x x x x instabil 

0 1 x x 1 0 

1 0 x x 0 1 

n n 

1 1 x 0 Q1 Q2 

1 1 0 ↑ 0 1 

1 1 1 ↑ 1 0 

(a) (b) 

Bild 4.39 Taktflankengesteuertes D-Flipflop 1/2 SN 7474, (a) Schaltsymbol, (b) Funktionstabelle 

Bei der Anwendung dieses Schaltelementes ist zu beachten, daß die statischen 

Informationseingänge negiert sind und damit im Grundzustand des Flipflops auf log. '1' liegen 

sollten. 

4.8.2 Ausgangsverzögerte Flipflops (Master-Slave-Flipflops) 

Alle bisher behandelten Flipflops enthielten nur ein Basis- Flipflop und werden daher auch als 

Ein-Speicher-Flipflop bezeichnet. Ihr Hauptmerkmal war, daß die an den 

Informationseingängen anliegende Information zwar nach der unvermeidbaren FF-internen 

Verarbeitungszeit t pd , sonst jedoch unverzögert an den Ausgängen wirksam wurde. 

Bild 4.40 läßt die grundsätzliche Arbeitsweise ausgangsverzögerter oder Master-Slave-Flipflops 

am Beispiel eines taktzustandsgesteuerten RS-Master-Slave-FF erkennen. Die Schaltung 

besteht aus zwei kaskadierten Flipflops, nämlich dem "Master", der mit den äußeren 

Informationseingängen R,S verbunden ist und dem "Slave", dessen Ausgänge Q1S bzw. Q2S 

zugänglich sind. Die Ausgänge des Master-FF, nämlich Q1M sowie Q2M stehen intern mit den 

Informationseingängen S bzw. R des Slave-FF in Verbindung. Das notwendige Taktsignal wird 

dem Master-FF direkt, dem Slave-FF hingegen negiert zugeführt.

S 

C 

R 


1S 

C1 

1R 

(a) (b) 

Bild 4.40 Taktzustandsgesteuertes RS-Master-Slave-FF, (a) Grundschaltung, (b) Schaltsymbol nach 

DIN/IEC 

Damit wird erkennbar, daß ein ausgangsverzögertes Flipflop durch zwei Standard-FF und eine 

NICHT-Schaltung verwirklicht werden kann. Bild 4.41 zeigt das Taktsignal eines 

zustandsgesteuerten Master-Slave-FF, wie es beispielsweise als RS-FF in Bild 4.40 dargestellt 

wurde. 

H 

L 

Q1M 

Q2M 

1S 

C1 

Bild 4.41 Zeitverlauf (allgemein) des Taktsignals beim zustandsgesteuerten Master-Slave-FF 

Hierbei sind die folgenden Zeitabschnitte zu unterscheiden: 

1. Mit Überschreiten des L-Pegels wird das Slave-FF vom Master-FF getrennt und behält 

vorerst seine bisherige Information. 

2. Nach Erreichen des H-Pegels kann das Master-FF den neuen Zustand an den Infor- 

mationseingängen R,S (Bild 4.40) übernehmen. 

3. Das Taktsignal beginnt wieder abzufallen und sperrt die Informationseingänge des 

Master-FF. 

4. Jetzt übernimmt das Slave-FF die neue Information von Q1M bzw. Q2M des Master-FF, 

nach kurzer Verzögerungszeit erscheint die Information an den Ausgangsklemmen 

Q1S bzw. Q2S. 

Q1S 

Q2S 


1R 

Master -FF Slave-FF 

1 

2 

3 

4 

t 

1S 

C1 

1R 

Q1 ┐ 

Q2 ┐


/S 

J 1 

J 2 

J 3 

K 1 

K 2 

K 3 

� 

C 

Beispiel SN 7472 

& 

& 

Master - FF Slave - FF 

Bild 4.42 Taktzustandsgesteuertes JK-Master-Slave-FF, Grundschaltung TTL-Baustein SN 7472 

Beispiel für JK-Master-Slave-FF 

1 

Beim TTL-Schaltkreis SN 7472 handelt es sich um ein taktzustandsgesteuertes JK-MS-FF, 

dessen logische Schaltung in Bild 4.42 dargestellt ist. Die drei jeweils vorhandenen 

dynamischen J- bzw. K-Eingänge sind gemäß Gleichungen Gl. (4.35a) bzw. Gl. (4.35b) über 

UND-Gatter verknüpft. Hierdurch können in einer Schaltung sonst erforderliche Gatter 

eingespart werden. 

J = J1·J2·J3 (4.35a) K = K1·K2·K3 (4.35b) 

Mit Hilfe der statischen Setz- bzw. Rücksetzeingänge kann der Baustein mit log. '1' bzw. log. '0' 

vorbesetzt werden. Zu beachten ist, daß diese Signale negiert sind. Für den dynamischen 

Betrieb gilt daher S = R = 1. Tabelle 4.15 kennzeichnet das statische und dynamische 

Verhalten dieses Flipflops. 

Tabelle 4.15 Statische/dynamische Analysetabelle JK-MS-FF 

J � J K C 

n+1 

Q1 

n+1 

Q2 

0 0 x x 0 1 1 � stat. Grundzustand 



n n 

1 1 x x 0 Q1 Q2� 

stat. Grundzustand 

n n 

1 1 0 0 ⊓ Q1 Q2� 

dynam. Grundzustand 

1 1 0 1 ⊓ 0 1 � dynam. Rücksetzen 

1 1 1 0 ⊓ 1 0 � dynam. Setzen 

n n 

1 1 1 1 ⊓ �1 �2 � invert. Grundzustand 


& 

& 

& 

& 

& 

& 

Q 

Q


4.8.3 Übersicht: Integrierte Flipflop-Schaltungen 

In den Datenbüchern der Hersteller von integrierten Digitalschaltungen finden sich überwiegend 

taktgesteuerte D- und JK-Fliplops. Entsprechende "klassische" Bauelemente der 

Integrationsstufe SSI (Small Scale Integration) wurden bereits vor sehr langer Zeit etwickelt und 

enthalten nur 1 bis 2 Flipflops pro Chip. Spätere Entwicklungen der höheren Integrationsstufen 

MSI (Medium Scale Integration) bzw. LSI (Large Scale Integration) bieten mit bis zu 10 D- 

Flipflops erheblich mehr Schaltungen pro Chip (Beispiel: SN 74 ALS 29821). Derartige 

Schaltungen enthalten zusätzlich hochbelastbare Ausgangstreiber und werden daher häufig für 

Bus-orientierten Anwendungen sowie an der Schnittstelle zwischen Digitalschaltung und 

technischem Prozeß eingesetzt. Ein typisches Beispiel ist die Ansteuerung von DRAM- 

Speichern. Tabelle 4.16 dokumentiert eine kleine Auswahl verschiedener Flipflops in TTL- 

sowie in CMOS-Technik. Wegen der Verfügbarkeit von programmierbaren Logikelementen 

(PLD) wie z.B. PAL, GAL, EPLD sollten die Flipflops geringer Integrationsdichte bei 

Neuentwicklungen nicht mehr berücksichtigt werden. Die Entwurfsmethodik von ASICs berücksichtigt 

jedoch eine Vielzahl technischer Flipflops, die mit ihren TTL-Typenbezeichnungen 

als elementare Schaltungsfunktionen in entsprechenden "Bauteilebibliotheken" enthalten sind. 

Tabelle 4.16 Auswahl TTL- und HCMOS-Flipflop-Schaltungen 

FF-Typ Anz. FF TTL- HCMOS- Erläuterung (am. Datenbuch) 

Bez. Typ 

JK 1 70 ---- And-gated positive edge-triggered flip-flop with preset 

and clear 

1 105 ---- Gated JK master-slave flip-flop with preset and clear 

JK 2 112 HC112 Dual JK negative edge-triggered flip-flops with preset 

and clear 

2 114 --- Dual JK negative edge-triggered flip-flops with preset, 

common clear and common clock 

JK 4 276 --- Quadruple JK flip-flops with separate negative edgetriggered 

clocks and common clear and preset 

D 2 73 HC73 Dual D-type flip-flop with clear 

2 74 HC74 Dual D-type flipflop with preset and clear 

D 4 175 HC175 Qudruple D-type flip-flops with common clock and direct 

clear 

D 6 174 HC174 Hex D-type flip-flops with common clock and direct clear 

D 8 273 HC273 Octal D-type flip-flops with clear 

373 HCT373 Octal D-type transparent latches with three-state outputs 

4.9 Arbeits- und Funktionsweise digitaler Speicher 

Nach DIN 44300 ist unter dem Begriff Speicher eine Funktionseinheit zu verstehen, die digitale 

Daten aufnimmt, aufbewahrt und abgibt. Auch wenn an dieser Stelle noch keine Details der 

digitalen Halbleiterelektronik behandelt werden können, soll aus rein praktischen Gründen eine 

Beschränkung auf integrierte Halbleiterspeicher vorausgesetzt werden, da diese spezielle 

Verwirklichung einer allgemeinen Speicherfunktion allerhöchste Bedeutung besitzt. Demnach 

ist ein Halbleiterspeicher ein Digitalspeicher, der in Form einer integrierten Schaltung (IS bzw. 

IC) vorliegt. 

4.9.1 Begriffe für Halbleiterspeicher: 

Da in zunehmendem Maße auch in der "klassischen" Digitaltechnik Halbleiterspeicher 

eingesetzt werden, ist es zweckmäßig, zunächst die wichtigsten Grundbegriffe zu behandeln. 

Die Vielzahl möglicher technischer Speicherbauelemente läßt sich so mit wenigen Merkmalen 



klassifizieren. Hierzu zählt vor allem die Art der Speicherung, wobei zu unterscheiden ist 

zwischen 

• Schreib- Lese-Speicher: (RAM = Random Access Memory) 

Beim RAM kann die gespeicherte Information jederzeit und beliebig oft gelesen und 

überschrieben werden. Die gespeicherte Information ist flüchtig, d.h, sie geht bei Strom 

ausfall verloren. RAM's werden bit- oder wortorganisiert hergestellt. 

• Festwertspeicher: ( Gattung ROM = Read Only Memory) 

Beim ROM kann die gespeicherte Information jederzeit und beliebig oft ausgelesen werden. 

Die gespeicherte Information ist nicht flüchtig. Je nach dem wie die Einspeicherung 

geschieht, unterscheidet man zwischen den ROM-Typen: 

• ROM: herstellerprogrammiert 

Der Hersteller erstellt den Speicherinhalt des ROM nach Angaben des Anwenders; in 

der speziellen Verdrahtung liegt die gewünschte, nicht flüchtige Information. 

• PROM: (Gattung PROM: Progammable Read Only Memory) anwenderprogrammierbar 

Dieser Speichertyp wird vom Hersteller so geliefert, daß sämtliche Speicherstellen im 

unprogrammierten Zustand zunächst entweder log. '1' oder log. '0' aufweisen. Je nach 

Typ (fusible link, floating gate, etc.) kann der Anwender mit einem speziellen Programmiergerät 

die gewünschte Information durch gezieltes Verändern der Speicherstellen 

eingeben. 

• EPROM (Erasable Progammable Read Only Memory ) 

Bei diesem Festwertspeichertyp lassen sich die einprogrammierten Informationen mit 

Hilfe von UV-Bestrahlung wieder löschen. 

• EEPROM (Electrically Erasable Progammable Read Only Memory ) 

Festwertspeicher dieses Typs werden wie beim EPROM mit Hilfe elektrischer 

Impulse programmiert, können jedoch auch elektrisch gelöscht werden. Rein 

theoretisch könnten sie in ihrer Schaltungsumgebung verbleiben, wenn eine 

Löschung mit Neuprogrammierung erfolgen soll. In der Praxis werden für deratige 

Anwendungen meist Flash-Speicher eingesetzt, die im Gegensatz zum EEPROM 

auch partiell gelöscht werden können. 

4.9.1.1 Speicherorganisation 

Ein weiteres grundsätzliches Merkmal stellt die Organisation des Speichers dar. Hierunter ist zu 

verstehen, in welcher Weise über eine Adressierung auf die gespeicherte Information, d.h. also 

die Speicherzelle zugegriffen werden kann. Zu unterscheiden ist: 

• Bitorganisierte Speicher: 

Nach Anlegen der Adresse kann nur auf ein Speicherelement zugegriffen werden, d.h. man 

erreicht nur ein Bit, Kennzeichnung: nK x 1. Beispiel Typ 41256 (256 K x 1 Bit = 256 KBit). 

• Wortorganisierte Speicher: 

Nach Adressierung kann auf eine Speicherzelle, die aus mehreren Bits besteht, zugegriffen 

werden. Die gespeicherte Information wird Wort genannt. In der praktischen Ausformung 

wurden verschiedene Speicherbauelemente entwickelt, deren Wortlängen zwischen 4 Bit 

und 16 Bit schwanken. Folgende Bezeichnungen sind gebräuchlich: 



• Halbbyte-(am. Nibble-) organisiert: bei Zugriff 4 Bit gleichzeitig erreichbar, 

Kennzeichnung: nK x 4, Beispiel Typ 4464 (64 K x 4 Bit = 256 KBit). 

• Byte-organisiert: bei Zugriff 8 Bit gleichzeitig erreichbar, Kennzeichnung nK x 8, Beispiel 

Typ 27512 (64K x 8 = 512 KBit). 

• Wort-organisiert (üblich: 1 Wort =ˆ 16 Bit): bei Zugriff 16 Bit gleichzeitig erreichbar, 

Kennzeichnung nK x 16, Beispiel Typ 27C240 (256 K x 16 Bit = 4 MBit). 

4.9.1.2 Zugriffsarten 

Dieser Begriff kennzeichnet die Art und Weise, in der gespeicherte Informationen aus dem 

Speicher entnommen oder aber in diesen eingeschrieben werden müssen. Hierbei ist wieder zu 

unterscheiden zwischen: 

• Wahlfreiem Zugriff: 

Die gespeicherte Information wird unabhängig von der Reihenfolge durch Anlegen einer 

Adresse gelesen bzw. eingeschrieben. 

• Seriellem Zugriff: 

Die gespeicherte Information kann nur in einer festgelegten Reihenfolge gelesen bzw. 

eingeschrieben werden. Beispiele: Schieberegister (Prinzip FIFO =ˆ First In First Out), 

Stapelspeicher oder Stack (Prinzip LIFO =ˆ Last In First Out). 

4.9.1.3 Speicherkapazität 

Hiermit wird die Größe, d.h. die Anzahl der Speicherelemente eines Speichers bezeichnet. 

Üblich sind Angaben in Kbit bzw. Mbit. ( 1 K =ˆ 2 10 = 1024 ≈ 10 3 ; 1 M =ˆ 2 20 = 1.048.576 ≈ 

≈10 6 ; 1 G =ˆ 2 30 ≈10 9 ). 

Wie an den Beispielen zur Speicherorganisation schon deutlich wurde, ergibt sich bei 

wortorganisierten Speichern die Kapazität als Produkt aus der Anzahl der Speicherworte mit 

der Wortlänge. 

4.9.1.4 Zugriffszeit 

Die Zugriffszeit (access time) kennzeichnet die Zeitspanne, die zwischen dem Anlegen der 

Adresse und der Bereitstellung der Daten am Ausgang vergeht. Bei realen 

Speicherbauelementen liegen die Zugriffszeiten im Bereich zwischen 3 ns und etwa 300 ns. Die 

sehr kurzen Zeiten sind nur mit Hilfe spezieller Halbleitertechniken (z.B. ECL, GaAs-Logik) 

erreichbar. Diese Speicherelemente werden für sehr schnell arbeitende Digitalschaltungen (z.B. 

Logikanalysatoren, Funktionsgeneratoren etc.) sowie im Großrechnerbereich eingesetzt. Im 

Mikrocomputerbereich werden für den Arbeitsspeicher Zugriffszeiten zwischen 10 und 150 ns 

benötigt. Die häufig eingesetzten schnellen Zwischenspeicher (cache memory) weisen 

Zugriffszeiten im Bereich von ca. 2 bis 10 ns auf. 

4.9.1.5 Halbleitertechnologie 

Unter diesem Begriff faßt man die verschiedenen Herstellungs- und Schaltungstechniken 

zusammen, wobei zu unterscheiden ist: 

• Bipolare Speicher: Speicherelemente und Zusatzlogik bestehen aus bipolaren 

Transistoren, Vorteil: geringe Zugriffszeiten, Nachteile: geringe Kapazitäten, hohe 

Verlustleistung pro Bit (Wärmeabfuhr !), Schaltungstechniken TTL, ECL 

• MOS-Speicher: Speicherelemente und Zusatzlogik sind ausschließlich aus 

Feldeffekttransistoren aufgebaut. 

Vorteile: hohe und höchste Kapazitäten, hohe Stückzahlen, daher günstige Preise, mittlere 

bis geringe Verlustleistungen pro bit. Nachteile: mittlere Zugriffszeiten. Aktuelle 

Schaltungstechniken NMOS, CMOS. Eine Sonderstellung nimmt die GaAs-Technik ein. 



• Speicherstruktur: 

Halbleiterspeicher bestehen aus Adreßdecoder, Speicherfeld(Matrix), Ein-Ausgabeschaltung. 

Aus technischen Gründen kann die interne Matrix eine von der Organisationsform 

abweichende Anordnung besitzen. Hierbei werden die Adreßdecoder in 

Wortdecoder und Bitdecoder funktionsmäßig aufgeteilt. In diesem Fall übernimmt der 

Bitdecoder die Aufgabe, das vom Wortdecoder selektierte Wort weiter in die benötigte 

Datenwortlänge aufzuteilen. 

• Speichererweiterung 

Durch geeignete Verbindung von Adreß- und/oder Datenleitungen sowie der Chip- 

Auswahlleitungen können Halbleiterspeicher in Adreß- (Wort) und/oder Daten-(Bit)-richtung 

erweitert werden. Hierdurch erhöht sich die Anzahl der Speicherworte bzw. die Länge der 

Speicherworte. Die größtmögliche Flexibilität und Wirtschaftlichkeit bieten die bit-organisierten 

Speicher. Aus diesem Grund werden Sie auch am häufigsten eingesetzt. 

• Speichermodule 

Halbleiterspeicher werden häufig in Modulbauform verwendet. Hierbei handelt es sich um 

eine Miniaturplatine als Träger der einzelnen Speicherbauelemente, welche bezüglich 

Abmessungen, Funktion, Kontaktbelegung und Zeitverhalten festgelegten Standards 

entspricht. Im Bereich der Mikro- und Personal Computer werden häufig RAM-Module 

folgender Standards eingesetzt: PS/2, SDRAM, DDR und RAMBUS. 

4.9.2 Symbole für Halbleiterspeicher 

DIN 40700, Teil 14, legt für Halbleiterspeicher Symbole fest, die ähnlich denen für Zähler und 

Schieberegisterdurch sogenannte Steuerblöcke gekennzechnet sind. Hier werden alle 

Eingänge, die den Speicherelementen gemeinsam sind, ggf. mit einer Abhängigkeitsnotation 

versehen, eingezeichnet. Bild 4.43a zeigt das Schaltsymbol für einen mit 64 Bit Kapazität 

"kleinen" RAM-Speicher. 

8 

4 0 

2 A 

1 

G1 

G2 

1D,A 

1D,A 

1D,A 

1D,A 

15 

(a) 

2A 

2A 

2A 

2A 


16 

8 0 

4 A 

Bild 4.43: Schaltsymbol für (a) RAM-Speicher (b) ROM-Speicher 

2 

1 

G1 

31 Steuerblock 

(b) 

1A 

1A 

1A 

1A 

1A 

1A 

1A 

1A 

O7 

O6 

O5 

O4 

O3 

O2 

O1 

O0


Das Beispiel stellt einen RAM mit getrennten Ein- und Ausgängen dar, der eine Organisation 

von 16 x 4 Bit besitzt. Der mit der Abhänigkeitsnotation G1 versehene Eingang steuert die 

Dateneingabe über die mit 1D bezeichneten getrennten Eingänge; der G1- Eingang entspricht 

einem WE (Write Enable). Der mit G2 bezeichnete Eingang steuert die Datenausgabe über die 

Ausgänge 2A; der G2-Eingang entspricht einem OE (Output Enable). 

Bei RAM-Typen mit gemeinsamen Ein- und Ausgängen fehlen die mit 1D versehenen 

getrennten Eingänge am Symbol. Stattdessen werden die gemeinsamen Ein- und Ausgänge 

mit 1D und 2A bezeichnet. Das Bild 4.43b zeigt beispielhaft das Schaltsymbol eines ROM- 

Speichers. 

Bild 4.43b läßt einen Festwertspeicher erkennen, der eine Organisation von 32 x 8 Bit besitzt. 

Der mit der Abhängigkeitsnotation G1 versehene Eingang steuert die Datenausgabe über die 

Ausgänge 1A (O7 ... O0); er entspricht einem OE (Output Enable)-Signal. 

4.7 Lerntest/Wissensfragen 

1. Wie lassen sich Digitalschaltungen unterscheiden ? 

2. Welche Unterschiede bestehen zwischen Halb- und Volladdierer ? 

3. Wo werden Codierer bzw. Decodierer eingesetzt ? 

4. Was ist ein Multiplexer ? 

5. Wo werden digitale Comparatoren eingesetzt ? 

6. Durch welche Merkmale unterscheiden sich digitale Speicherelemente ? 

7. Was sind FIFOs und wo werden diese eingesetzt ? 

8. Wodurch unterscheiden sich SRAM und DRAM ? 

9. Welche Bedeutung hat der Begriff EPROM ? 

10. Wodurch unterscheiden sich Speicher folgender Typen: EEPROM und Flash ? 

11. Was sind Speichermodule ? Wodurch unterscheiden sich Speichermodule des Typs 

SDRAM von solchen des Typs DDR ? 

12. Welche Eigenschaften besitzt ein RAM-Speicher mit der Bezeichnung 64 M x 32 ? 

13. Was ist ein Basis-Flipflop ? Wie kann es aufgebaut werden ? 

14. Worin unterscheiden sich die Analyse- und die Synthesetabelle bei Flipflops ? 

15. Welcher Gruppe von digitalen Schaltelementen werden die Flipflops zugerechnet ? 

16. Welche Informationen sind einem Zustandsdiagramm (state machine) zu entnehmen ? 

17. In welchen Merkmalen unterscheiden sich Basis-Flipflops und Technische Flipflops ? 

18. Was versteht man unter „Kontaktprellen“ und wie kann dieses vermieden werden ? 

19. Was ist ein T-Flipflop ? Wo wird dieses eingesetzt ? 

20. Wie kann ein T-FF durch Beschaltung eines JK-FF realisiert werden ? 

21. Worin unterscheiden sich RS- und JK-FF ? Wie kann durch entsprechende Beschaltung 

eines RS-FF ein JK-FF realisiert werden ? 

22. Was ist ein „Latch“ ? Welcher FF-Typ entspricht diesem Funktionselement ? 

23. Kann ein D-Fflipflop mit Hilfe zusätzlicher Schaltelemente aus einen RS-FF gebildet 

werden ? 

24. Was sind nicht transparente Flipflops ? Wo werden diese eingesetzt ? 

23. Welche Merkmale besitzen technische Flipflops im Vergleich zu Basis-Flipflops ? 

24. Was versteht man unter Metastabilität bei Flipflops ? 

25. Wodurch unterscheiden sich Taktzustands- und Taktflankensteuerung ? 

26. Was sind statische und dynamische Informationseingänge ? 

27. Welche Unterschiede bestehen zwischen einem JK- sowie einem RS-Flipflop ?

Digitaltechnik I Grundschaltungen

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?