Mikroprozessorsysteme mit MVUS 80535

FH-Darmstadt - 1 - Prof. Komar 

FB Informatik Mikroprozessorsysteme 

Mikroprozessorsysteme mit MVUS 80535 

Grundlagen 

Funktionseinheiten des Mikrocomputers ............ 3 

Aufbau eines Mikroprozessors ............ 4 

Speicherbausteine - Software ............ 5 

Bauformen und Einsatz von Mikrocomputern ............ 6 

80535 - Mikrocontroller 

Mikrocontroller - Familien und Literatur ............ 8 

Komponenten und Eigenschaften ............ 9 

Speicher ............ 10 

SFR und Controller-Teil ............ 11 

Externe Speicherorganisation ............ 12 

Externer Datenspeicher u. externer Bus ............ 13 

Befehlsverarbeitung ............. 14 

Taktsteuerung ............ 15 

Eigenschaften der 80535- Ports ............ 17 

MVUS 80535 

Mikrocomputer Versuchs- und Übungssystem ............ 19 

Programmiermodell des MVUS80535 ............. 20 

Speicherbelegung und Adreßdecodierung ............ 21 

8255 - Porterweiterung ............ 24 

Anzeigebox (Portbeschaltung am MVUS 80535) ............ 25 

LCD-Modul ............ 26 

Unterprogramme LCDINI und TXTPOS ............ 27 

Programmbeispiele ............ 28 

Entwicklungssoftware für MVUS 80535 

Arbeitsschritte am PC ............ 29 

Betriebssystemkommandos des MONITOR-51 ............ 31 

Assembler A 8051 ............ 33 

80535 - Befehle 

Befehlsaufbau ............ 35 

Adressierungsarten ............ 36 

Registerstruktur ............ 37 

Stapel - PUSH/POP-Befehle ............ 38 

Datentransfer Registerinhalte nach RESET ............ 39 

Sprungbefehle - Unbedingte Sprünge ( JMP ) ............ 40 

Unterprogramm - Aufrufe ( CALL, RET) ............ 41 

Bedingte Sprungbefehle ( JZ, DJNZ, CJNE ) ............ 42 

Logische Befehle ( ANL, ORL, XRL ..) ............ 43 

Schiebebefehle ( RL, RLC, RR, RRC ) ............ 44 

Arithmetische Befehle ( ADD, SUBB, MUL.. ) ............ 45 

Zahlendarstellung ............ 46 

BCD-Zahlen u. Dezimalkorrektur (DA A) ............ 47 

Einzelbit - Verarbeitung . ........... 48 

Unterbrechungssystem des 80535 ( Interrupt ) ............. 49 

Interrupt - und Polling - Prinzip ............ 50 

Überblick über Interruptquellen ............ 51 

Interrupt Register IRCON, IEN0, IEN1 ............ 52 

Interruptbehandlung und Prioritätsstruktur ............ 54 

Korrekte Interrupt-Behandlung ............ 55 

Programmbeispiel für Interrupt ............ 56



Timer 

TIMER 0 und 1 ............ 57 

Basisfunktionen der drei Timer ............ 58 

Timer-Register TMOD, TCON, CCEN, T2CON ............ 59 

Timer 2 (Reload, Compare, ) ............ 60 

Compare / Capture-Mode ………. 61 

Blockschaltbilder zu TIMER 2 Compare ............ 62 

Serielle Schnittstelle 

Serielle, asynchrone Datenübertragung ............ 64 

Serieller Port und Control-Register SCON ............ 65 

Takterzeugung für die serielle Schnittstelle ............ 66 

V24-Schnittstelle ............ 67 

Serielle asynchrone Kommunikation über RS232/V24 ............. 68 

Kommunikationssteuerung und Terminalemulation ............. 69 

Analog - Digital - Wandler ........... 70 

Blockschaltbild und Control-Register ADCON ............ 71 

Einstellung der internen Referenzspannungen ............ 71 

Übersicht 

Spezial-Funktions-Register SFR ............ 72 

SFR-Bit-Adressen ............ 73 

ASCII-Code ............. 74 

Erweiterter IBM-PC-Zeichensatz ............ 75 

8051-Befehlssatz ............ 76 

Befehlsliste in Hex-Folge ............ 78 

8051-Befehlsliste ............. 79



Funktionseinheiten eines Computers / Mikrocomputers 

CPU Zentraleinheit Prozessor 

Rechenwerk und Steuerwerk 

Adreß-Bus Daten-Bus Steuer-Bus 

Speicher Arbeitsspeicher 

Hauptspeicher 

für Programme u. Daten 

Schnittstelle 

Ein- / Ausgabe Peripherie 

1. Prozessor, ( CPU , Zentraleinheit, Mikroprozessor ) 

wichtigste Komponente , seine Eigenschaften bestimmen wesentlich die Leistungsfähigkeit des gesamten 

Computers, ( CPU auf einem Chip -> Mikroprozessor -> Mikrocomputer; CPU = central processing unit ) 

2. Speicher , bestehend aus Festwertspeicher ( Nur-Lese-Speicher ROM ) und flüchtigem Schreib/Lese- 

Speicher ( RAM ) enthält die Programm-Befehle und die zu verarbeitenden Daten. 

3. Periphere Bausteine ( Interface, Schnittstellen) verbinden den Mikrocomputer mit der Außenwelt, z.B. mit 

Drucker, Tastatur, Bildschirm, Floppylaufwerk, Festplatte oder einem Meßgerät. 

Tastatur, Maus und Bildschirm bilden die Schnittstelle für die Mensch-Maschine-Kommunikation 

Aufgaben der Interfacebausteine sind 

- zeitliche Abstimmung, da Peripherie deutlich langsamer 

- Pegelanpassung (unterschiedliche Spannungen) 

- Daten puffern ( zwischenspeichern ) 

4. Bus-System - Verbindungsleitungen (Adreß-, Daten- und Steuerbus) dienen der bidirektionalen Übertragung 

von Informationen zwischen Prozessor / Speicher und Prozessor / periphere Bausteine. 

5. Software (Programme) beinhaltet die Anweisungen ( Befehle ) an den Prozessor und legt damit die Aufgabe 

des Computers fest. 

Die Anpassung des Mikrocomputer an die jeweilige Aufgabe erfolgt durch 

- unterschiedliche Speicherkonfiguration (ROM / RAM ) 

- verschiedene Schnittstellenbausteine 

- anwendungsspezielle Software.



Aufbau eines Mikroprozessors 

Der Mikroprozessor enthält die logischen Funktionen eines Prozessors auf einem einzigen hochintegrierten 

Halbleiterbaustein ( integrated circuit IC in MOS-Technologie). 

Der Prozessor ist ein Automat ( synchrones Schaltwerk ) der eine festgelegte Anzahl von Tätigkeiten ( Menge 

der Maschinenbefehle, Befehlssatz ) ausführen kann und damit den gesamten Computer steuert und arithme - 

tische und logische Aufgaben löst. Er ist also für die Abarbeitung der Maschinenbefehle zuständig, die in 

binärcodierter Form im Arbeitsspeicher vorliegen und in ihrer Gesamtheit ein ablauffähiges Programm bilden. 

Ein von einem Quarzgenerator extern erzeugter Takt sorgt innerhalb der CPU für den synchronen Ablauf der 

Arbeitsvorgänge. 

Ein Resetimpuls (auch beim Einschalten) versetzt den Prozessor in einen definierten Grundzustand, aus dem 

heraus er sofort mit der Befehlsabarbeitung an einer konstanten, festgelegten Adresse im Arbeitsspeicher 

beginnt. 

Steuerbus Adreßbus (16, 20, 24, 32 Bit ) Datenbus ( 8, 16, 32, 64 Bit ) 

Steuersignale Adressen Befehle Daten 

interne 

Steuerwerk Steuersignale Rechenwerk 

Das Rechenwerk besteht aus Registern ( CPU interner schneller Speicher) und der Arithmetisch-Logischen- 

Einheit (ALU), einer Rechenschaltung für die Verarbeitung von Daten. 

Das Steuerwerk (Leitwerk) besteht aus einer Ablaufsteuerung, die den binären Code der Programmbefehle in 

Steuersignale umsetzt. Es holt sich das Programm Befehl für Befehl aus dem Arbeitsspeicher und führt die 

Befehle aus, indem es die Operanden aus dem Arbeitsspeicher in das Rechenwerk lädt, dort die erforderlichen 

Operationen anstößt und eventuell anschließend das Ergebnis in den Arbeitsspeicher schreibt. 

Die Register des Steuerwerks enthalten Adressen und das zentrale Register des Steuerwerks ist der Befehlszähler 

( Program Counter PC oder auch Instruction Pointer IP ) mit der Adresse des nächsten Befehls. 

Die Breite der Register (8, 16 oder 32 Bit ) von Rechen- und Steuerwerk entspricht meist der externen Datenbus- 

breite und ist zusammen mit der Taktfrequenz ein überschlägiges Kriterium für die Leistungsfähigkeit des 

Mikroprozessors. 

Bus-System eines Mikrocomputers 

Register Register 

Ablaufsteuerung A L U 

Leitungssystem für die parallele, gleichzeitige Übertragung von Signalen zwischen den Komponenten eines 

Mikrocomputers (auch innerhalb des Mikroprozessors) 

Datenbus - Transport von Befehlen und Daten zwischen Prozessor und Bausteinen, bidirektional 

Mikroprozessoren werden nach der Breite des Datenbusses eingeteilt ( 8, 16, 32 oder 64 Bit ) 

Adreßbus - Mikroprozessor legt die Adresse eines Speicherwortes (Byte ) oder die Adresse des Registers 

eines Peripheriebausteines auf den unidirektionalen Adreßbus (16, 20, 24 oder 32 Bit ) 

Steuerbus - Sammelschiene für unterschiedlichste Steuersignale zur zeitlichen und logischen Koordination 

der Abläufe ( z.B. Schreiben / Lesen im Speicher ) durch den Mikroprozessor.



Speicherbausteine 

hoch 

Kosten/Bit 

niedrig 

Worte Register ( parallele Flipflops ) 

k-Byte Cache ( SRAM) 

M-Byte Haupt - bzw Arbeitsspeicher (EPROM u. DRAM) 

Geschwindig- M-Byte Diskette / Floppy 

keit 

G-Byte Festplatte u. Magnetband 

G-Byte Optische Speicher ( CD, DVD ) 

Speicherhierachie in Computersystemen 

Die in Computersystemen verwendeten Halbleiterspeicher sind intern als Matrixspeicher organisiert. 

Durch das Anlegen einer Adresse kann in einem wahlfreien Zugriff ( random access ) auf das 

Speicherelement (meist 1 Bit oder 1 Byte ) zugegriffen werden, d.h. entweder der Inhalt ausgelesen oder ein 

neuer eingeschrieben werden. 

Die Zugriffszeit (access time ) kennzeichnet die Zeitspanne, die zwischen dem Anlegen der Adresse und der 

Verfügbarkeit der gültigen Daten an den Ausgängen vergeht. 

Die Zykluszeit ist die Zeitspanne vom Beginn eines Speichervorganges bis zu dem Zeitpunkt, an dem ein neuer 

Speichervorgang beginnen kann und setzt sich zusammen aus der Zugriffszeit und möglicherweise einer 

Regenerationszeit für das Wiederherstellen der beim Lesen zerstörten Information (DRAM). 

Nach der Beständigkeit der Information bei Spannungsausfall unterscheidet man flüchtige Schreib/Lese- 

Speicher ( RAM ) und nichtflüchtige Festwertspeicher ( Nur-Lese-Speicher read only memory ROM ) 

ROM - Festwertspeicher (Read only memory), nichtflüchtig für Programme und konstante Daten 

ROM - vom Hersteller maskenprogrammiert, nur wirtschaftlich bei großen Stückzahlen 

PROM - vom Anwender mit Programmiergerät einmal programmierbar 

EPROM - (erasable PROM) mit UV-Licht löschbar und vom Anwender neu programmierbar 

EEPROM / EAROM - electrically alterable ROM, kann in Schaltung umprogrammiert werden 

Flash-PROM - technisch u. preislich zwischen EPROM und EEPROM angesiedelt, 

ganzer Chip bzw Teile (Page, Block) lassen sich in Sekundenbruchteilen löschen und neu program – 

mieren, wobei die dafür nötige Spannung von 12V auf dem Chip erzeugt wird und dieser dabei in der 

Schaltung verbleiben kann. Kapazität byteorganisiert bis 20 Mbit, Lesespannung 5V und Lesezugriffs - 

zeit < 100 nsec, Siliziumdisk, PCMCIA-Memory-Card, BIOS-Festwertspeicher 

RAM - Schreib-Lesespeicher für variable Information, flüchtig, ohne Spannung Datenverlust 

SRAM - statisches RAM, Speicherelement sind Flipflops und deswegen Datenhaltung solange Spannung 

anliegt, wortorganisiert (meist 1 Byte), störsicher und zuverlässig , problemloser Anschluß, kurze 

Zugriffszeit von wenigen nsec ( Zykluszeit ), um Faktor 4 niedrigere Speicherdichte als DRAM, teuer 

DRAM - dynamisches RAM, da Speicherelement ein Kondensator ,benötigt es alle 2 - 100 ms einen Refresh, 

viermal höhere Integrationsdichte und dadurch kostengünstiger als SRAM, überwiegend bitorganisiert, 

meistens Multiplexen der beiden Adresshälften, Zugriffszeiten < 100 nsec, störanfällig, billig 

dynamische Speicherbausteine mit integrierter Refreshlogik erhältlich ( pseudostatische DRAM ) 

Mit den Begriffen FPM (Fast Page Modus), EDO (extended data out ) oder SDRAM (synchrones 

dynamisches RAM ) sind DRAM-Bausteine gemeint, bei denen durch besondere Betriebsmodi die 

Zugriffszeiten verkürzt werden.



Software 

Ein Programm für einen Prozessor besteht aus einer sequentiellen Folge von binären Bitmustern, 

den Maschinenbefehlen ( Makrobefehle ). Ein Maschinenbefehl kann z.B. im PC 1 bis 9 Byte lang sein. 

Bei der Abarbeitung des Programms werden diese Befehle sukzessive im Maschinencode aus dem Arbeits- 

speicher über den Datenbus in den Prozessor geladen. 

Der Operationscode (opcode) des Befehls, der die gewünschte Operation und die dazu benötigten Prozessor- 

Komponenten spezifiziert, wird in die Befehlsregister des Steuerwerks geladen. 

Ein Programm in Maschinensprache ist also eine Folge von binär codierten Befehlen (Objectcode). 

Diese Maschinenbefehle sind als eine Folge von Nullen und Einsen (Bitmuster) sehr unübersichtlich und 

werden deswegen grundsätzlich in hexadezimaler Schreibweise abgekürzt und übersichtlicher dargestellt. 

Für das Programmieren sind diese hexadezimalen Abkürzungen immer noch zu unhandlich und von daher 

erfolgt der Schritt zur Verwendung einer Assemblersprache mit mnemonischen Abkürzungen für die Befehle. 

Beispiel: MOV A,#13 Assemblerbefehl ( 2 Byte ) Lade Akkumulator mit Konstante 1310 

74 0D Maschinenbefehl hexadezimal ( Opcode ->74h, Operand-> 13 ) 

01110100 00001101 Maschinenbefehl binär 

Der Begriff Assembler wird zum einen für die Sprache (Vereinbarung der mnemonischen Abkürzungen) als 

auch für das Übersetzungsprogramm (das aus den mnemonischen Abkürzungen die Maschinenbefehle erzeugt) 

verwendet. Programmierung in Assembler ist bei Mikrocomputern noch recht häufig, da der aus Assembler- 

programmen erzeugte Maschinencode gegenüber demjenigen aus Hochsprachen erzeugten schneller und 

speicher- effizienter ist. 

Andererseits ist für Assemblerprogrammierung ein hoher Einarbeitungsaufwand nötig und der Assemblercode 

ist prozessorabhängig (nicht kompatibel). 

Die Compiler ( Übersetzerprogramme ) für höhere Programmiersprachen erzeugen zum einen direkt den 

Maschinencode für den jeweiligen Prozessor oder generieren in der jeweiligen Assemblersprache einen sogn. 

Zwischencode, der anschließend vom Assembler übersetzt wird. 

Im Mittel werden für die Realisierung eines Hochsprachen-Befehls ungefähr 10 – 20 Maschinenbefehle benötigt. 

Bei Generierung eines Assembler-Zwischencodes, kann falls gewünscht, dieser von Hand optimiert werden. 

Ein Betriebssystem ordnet sich zwischen Hardware und Anwendersoftware ein und man versteht darunter 

nach DIN: " diejenigen Programme eines digitalen Rechensystems, die zusammen mit den Eigenschaften der 

Rechenanlage die Basis der möglichen Betriebsarten des digitalen Rechensystems bilden und insbesondere die 

Abwicklung von Programmen steuern und überwachen." 

Infolgedessen umfasst das Betriebssystem nur die Basissoftware, die einem Benutzer der Anlage erst ermöglicht 

seine eigene (Anwendungs-) Software mehr oder weniger komfortabel ablaufen zu lassen. 

Betriebssysteme bestehen im wesentlichen aus Hilfsprogrammen für Dateiverwaltung, Editieren, Übersetzen, 

Linken/Laden und Testen (Debuggen). Einfachste Betriebssysteme (ohne Massenspeicher) werden als Monitor 

bezeichnet (im MVUS 80535 -> MONITOR-51, auch DEBUG im PC kann als solches betrachtet werden ) 

Bekannteste Betriebssysteme für Personalcomputer und Arbeitsplatzrechner sind 

CP/M (8 Bit) 

DOS (16 Bit) 

OS-2 (32 Bit) 

UNIX (32 Bit) 

WINDOWS (32 Bit) 

LINUX (32 Bit) 

Betriebssysteme lassen sich grob in Singletasking- und Multitasking-Systeme unterteilen, wobei letztere die 

(quasi-) "gleichzeitige" Ausführung mehrerer Programme (Tasks, Prozesse) unterstützen. 

Beim kooperativen Multitasking unterbricht sich eine Anwendung selbst, um einer anderen vorübergehend 

den Vortritt zu lassen ( WINDOWS 3.x ) und beim preemtiven Multitasking wird jedem Programm ( Task ) 

vom Scheduler eine Zeitscheibe zugeteilt (WINDOWS 98, UNIX, LINUX ). 

Bei Echtzeitbetriebssystemen wird für den Taskwechsel eine bestimmte Zeitdauer garantiert, damit zeit - 

kritische Aufgaben ausreichen schnell bearbeitet werden können. 

Verbreitete Echtzeitbetriebssysteme (Multitasking): RMX 86 und OS-9



Bauformen und Einsatz von Mikrocomputern 

Mikrocontroller 

Der Single-Chip-Mikrocomputer besteht aus einem einzigen Baustein, d.h. er ist ein vollständiger Rechner auf 

einem Chip. Neben dem Prozessorkern (meist aus einer erfolgreichen Mikroprozessorfamilie ) enthalten diese 

Bausteine eine aufgaben- bzw kundenspezifische Speicher- und Peripheriebestückung. Nur die Anschlüsse der 

Peripherie-Komponenten werden an den Stiften ( Pins ) herausgeführt. 

Sie werden für einfache Steuerungen ( controller ) im Masseneinsatz verwendet und diese Embedded Systems/ 

Embedded Controller-Anwendungen sind sicherlich die am weitesten verbreitete Mikrocomputerform, 

allerdings meist unsichtbar für den Geräteanwender, denn ihre Anwesenheit ist nicht sofort augenscheinlich. 

Beispiel : Intel 8051-Familie mit 80515 / 80535 im MVUS-System der FH-Dieburg 

Definition: Ein Mikrocontroller ist die monolithische Integration eines Mikroprozessors mit mindestens einem 

weiteren Baustein des Von-Neumann-Rechnermodells, entweder Speicher oder Peripherie (meistens beides) 

Ein-Platinen-Computer 

Der Single-Board-Mikrocomputer besteht aus einer Karte mit einer gedruckten Schaltung. 

Prozessor, Speicherbausteine und Peripheriebausteine werden durch Leitungen miteinander verbunden. Mit 

Erweiterungssteckern können Zusatzkarten (z.B. Speichererweiterung, Grafik) angeschlossen werden. 

Beispiel : Motherboard des PC 

Einsatzgebiete: Personalcomputer, Hobbycomputer, Arbeitsp1atzrechner 

Programmierung in Assembler und höheren Programmiersprachen 

Baugruppen-System 

Das Bauplattensystem besteht aus einzelnen Karten im Europa oder Doppeleuropaformat für ein Einschub- 

Gehäuse (Rack) mit einer standardisierten Bus-Rückwand. 

Es gibt Prozessorkarten, Speicherkarten und Peripheriekarten. Der Rechner wird nach den Erfordernissen der 

Anwendung zusammengesteckt und läßt sich daher leicht ändern und erweitern. 

Die verschiedensten Hersteller können Karten für das jeweilige genormte Bus- System anbieten. 

Systeme : ECB ( 8 Bit Z80 / 8080 ), VME-Bus ( Motorola 68 000 ), Multibus ( Intel 80x86 ) 

Einsatzgebiete: Steuerung von Maschinen und Anlagen (Prozeßrechner), insbesondere in der industriellen 

Automatisierungs- und Robotertechnik. 

Digitale Signalprozessoren DSP 

sind speziell für die schnelle digitale Verarbeitung von analogen Signalen (z.B. Audio, Video ) ausgelegt. 

Die Synthese und Analyse von analogen Signalen ist sehr rechenintensiv und benötigt spezielle Reihen- 

entwicklungen. Hierzu ist die Multiplikation und eine anschließende Addition zu einem bereits vorhandenen 

Wert nötig ( DFT bzw FFT ) 

DSPs haben ein Rechenwerk, das auf solche Berechnungen spezialisiert ist. Auf den Bausteinen befinden sich 

mehrere Analog/Digital- ( ADC ) und Digital/Analog-Wandler ( DAC ). 

Außerdem besitzen sie meist getrennte Programm- und Datenspeicher mit jeweils eigenen Bussystemen und 

vermeiden mit dieser Harvard-Architektur den von-Neumannschen Flaschenhals. 

Anwendung: Sprach- und Bildverarbeitung, Regelungstechnik, Telekommunikation. 

Co-Prozessoren 

erfüllen im Computer spezielle Aufgaben und entlasten dadurch die CPU. 

Arithmetik-Co-Prozessoren übernehmen die Gleitkommaberechnungen, Graphik-Co-Prozessoren führen 

komplexe graphische Berechnungen durch. 

Daneben übernehmen Spezial-Mikrocontroller die Kommunikation und Verwaltung von Externspeicher (Hard 

Disk Controller, Floppy Disk Controller ) , Bildschirm , serielle Schnittstelle (USART) und Netzwerken. 

Multimediaprozessoren beschleunigen die Bildverarbeitung. 

Mit zunehmendem Integrationsgrad werden viele dieser Hilfsfunktionen in den Mikroprozessor integriert.



80535- Mikrocontroller 

Das Übungssystem MVUS 80535 verwendet auf der Rechnerplatine den Mikrocontroller 80535. 

Der 80535 gehört zu einer 8-Bit Mikrocontrollerfamilie, die auf dem von Intel 1981 auf den Markt gebrachten 

8051 basiert. 

Vom 80515 unterscheidet sich der 80535 nur durch den fehlenden,auf dem Chip integrierten 8-kByte ROM- 

Speicher. 

Die Siemens-SAB 8051-Familie 

Typ Variante Oszillator- RAM ROM 

Frequenz [MHz] [Byte] [Byte] 

8051/C51 ROM-Version 12/16 128 4 

8031/C31 ROM-lose-Version 12/16 128 - 

8052/C52 ROM-Version 12/16 128 8 


80515/C515 ROM-Version 12/16 256 8 

80535/C535 ROM-lose-Version 12/16 256 - 

80C517 ROM-Version 12/16 256 8 


Hardwaremäßig unterscheiden sich die 8051-Familienmitglieder durch zusätzlich auf dem Chip integrierten 

Speicher und periphere Funktionskomponenten (A/D-Wandler, Timer, Ports, Interrupteingänge usw). 

Softwaremäßig, d.h. bezüglich der Maschinenbefehle sind die einzelnen Mikrocontroller kompatibel, da die 

jeweils neu hinzugekommenen Hardware-Komponenten nicht durch neue zusätzliche Befehle sondern über 

Spezial-Funktions-Register SFR angesprochen und gesteuert werden . 

Ein C in der Bezeichnung weist auf eine CMOS-Variante hin und neben den Varianten mit und ohne 

integriertem ROM gibt es auch Bausteine die einen EPROM-Speicher enthalten ( 8751). 

Durch die Software-Kompatibilität der 8051-Familie kann die unten angegebene Literatur, die sich 

überwiegend auf 8051 und 8032 bezieht, auch für den hier verwendeten 80535 herangezogen werden. 

Nur [3] enthält eine etwas ausführlichere Beschreibung der zusätzlichen Hardware des 80515. 

[5] ist das nur in Englisch erhältliche Handbuch des 80515/80535 

Literatur: 

[1] Kühn/Schultes [7] Bernd-Dieter Schaaf 

8051-Prozessoren Mikrocomputertechnik 

Franzis-Verlag GmbH München 1988 Carl Hanser Verlag 1999 ISBN 3-446-19386-3 

[2] Andreas Roth [8] Andreas Roth 

Das Mikrocontroller-Kochbuch Das Mikrocontroller-Applikations Kochbuch 

IWT-Verlag, Vaterstetten 1989 Internat. Thomson Publ. 1996 ISBN 3-8266-2666-4 

[3] Otmar Feger [9] V.Keim, G.Schnell 

Die 8051 Mikrocontroller-Familie 8051 Mikrocontroller Praktikum 

Markt & Technik Verlag AG 1987 Franzis-Verlag 1996 ISBN 3-7723-5214-6 

[4] Otmar Feger [10] Jürgen Maier-Wolf 

Applikationen zur 8051 Mikrocontroller-Familie 8051 Mikrocontroller erfolgreich anwenden 

Markt & Technik Verlag AG 1988 Farnzis 1996 ISBN 3-7723-6453-5 

[5] Siemens [11] Norbert Heesel, Werner Reichstein 

Microcomputer Components Mikrocontroller Praxis 

SAB 80C515 / 80C535 Vieweg 1996 ISBN 3-528-15366-0 

8-Bit CMOS Single-Chip Microcontroller 

User's Manual 4.90 

[6] Dietsche / Ohsmann [12] Ohsmann 

Mikrocontroller Handbuch 8051-Mikrocontroller und Assembler-Kursus 

Elektor-Verlag 1994 ISBN 3-928051-69-5 Elektor-Verlag 1993 ISBN3-928051-43-1



Technische Daten des 80535-Mikrocontrollers 

- 8 Bit-CPU 

- interner Oszillator für externe Quarze von 1.2 bis 12 MHz Taktfrequenz (im MVUS 80535 12 MHz ) 

- 256 Byte internes RAM, mit maximal 64 kByte extern erweiterbar 

- 128 direkt adressierbare Bit im internen RAM-Speicher 

- 42 direkt adressierbare Spezial-Funktions-Register 

- 128 direkt adressierbare Bit in den Spezial-Funktions-Registern 

- voll-duplex-serielle Schnittstelle mit 4 Betriebsarten und 4 Baudraten 

- 3 sehr flexible 16-Bit-Zähler/Zeitgeber 

- 12 Interrupt-Quellen und 4 Prioritätsebenen 

- eigener Baudratengenerator für 4800 und 9600 Bd bei 12 Mhz Oszillatorfrequenz 

- 16-Bit Reload/Capture-Eingang Compare-Ausgang Funktion 

- A/D-Wandler 8 Bit mit 8 gemultiplexten Analogeingängen, Sample & Hold Zeit 5us (12MHz) und 

15 us Wandlungszeit, programmierbare 16 stufige Refenzspannung 

- 16 Bit Watchdog-Timer 

- 6 quasi-bidirektionale 8-Bit Ports 

80535 - Mikrocontroller Komponenten und Eigenschaften 

Mikrocontroller = Mikroprozessor ( CPU bzw Rechnerkern ) 

+ Programm/Datenspeicher ( PROM od. EPROM, RAM ) 

+ Peripheriefunktionen ( Controller ) 

+ internes Bussystem 

auf einem Chip. 

80515/80535 im quadratischen PLCC-Gehäuse mit 68 Anschlüssen. 

(PLCC = Plastic Leaded Chip Carrier - ein quadratisches Miniaturgehäuse mit bis zu 128 Pins ) 

Prozessor - Teil umfasst 

- 8 - Bit - CPU mit teilweise 8080/8085 ähnlichem Befehlssatz. Die CPU besteht aus 

. 16-Bit-Befehlszähler (Program Counter PC) 

. Befehlsdecoder 

. Arithmetisch-Logischer-Einheit ( ALU ) mit dem Boolschen Prozessor (Bitrechner) 

. Program-Control-Einheit (Ablaufsteuerung) 

- interner Oszillator für externe Quarze von 1.2 bis 12 Mhz Taktfrequenz ( im MVUS 80535 beträgt die 

Taktfrequenz 12 MHz ) Eine externe Taktquelle könnte ebenfalls verwendet werden. 

- Arbeitsregister wie Akkumulator ACC, Hilfsakku B, Program Status Word PSW, 

Datapointer DPTR, Stapelzeiger SP bilden zusammen mit den Steuer-Registern für die 

Peripheriefunktionen den Block der Spezial-Funktions-Register SFR . 

Die Arbeitsregister der vier Registerbänke ( jeweils R0 bis R7 ) sind identisch mit dem internen 

'unteren' RAM ab 00 h bis 1F h und können von einem Teil der Befehle entweder als Register 

' MOV R3,A ' oder als interne RAM-Byte ' MOV 03 ,A ' adressiert werden.



Speicher - Teil 

Blockschaltbild des 80515 

- 80515 besitzt intern 8 kByte maskenprogrammierbares ROM 

80535 besitzt keinen internen Festwertspeicher 

- 256 Byte internes RAM als Datenspeicher, untergliedert in 

' unteren ' 128 Byte, direkt + indirekt adressierbar 00 - 7F h 

' oberen ' 128 Byte, nur indirekt adressierbar 80 - FF h 

bitweise adressierbar sind die 16 internen RAM-Bytes 20 - 2F h mit den 128 Bitadressen 00 - 7F h 

Die Bytes 00 - 1F h enthalten die 4 Registerbänke 0,1,2,3 mit je 8 Registern R0 - R7 d.h. das 

Register R2 der Registerbank 1 hat die interne Byteadresse 0A h bzw 10. 

Interner Daten-Speicher mit Registerbänken und bitadressierbarem Bereich



- Spezial-Funktions-Register SFR 

belegen den oberen internen Adreßraum 80 - FF h und können nur direkt adressiert werden. 

Beim 80535 sind von den 128 möglichen Adressen 42 mit Spezial-Funktions-Registern SFR belegt. 

Spezial-Funktions-Register, deren Adressen mit 0 oder 8 enden (x0 h oder x8 h ) sind 

' bitadressierbar ', reagieren also auf die speziellen Bitmanipulationsbefehle. 

Die meisten SFR dienen zur Steuerung der peripheren Funktionen. 

In Assembler-Programmen können die SFR bzw deren einzelne Bit nicht nur durch die Adresse 

sondern auch durch die symbolischen Kurzbezeichnungen ( nicht E0 h sondern ACC, nicht D7 h 

sondern CY oder PSW.7 ) angegeben werden. ( zwecks Lesbarkeit der Pogramme sollten nur 

die symbolischen Kurzbezeichner verwendet werden ). 

Special Function Registers SFR- Bit-Adressable-Locations 

Controller - Teil umfaßt 

- Parallelschnittstelle mit 6 digitalen, bidirektionalen 8-Bit-Kanälen (Port 0 - 5 ) 

- Analog-Schnittstelle mit 8 gemultiplexten Analogeingängen und 8-Bit A/D-Wandler einschließlich 

Sample & Hold Port 6 

- eine serielle Voll-Duplex-Schnittstelle mit 4 Betriebsarten und 4 Baudraten sowie einem eigenem 

Baudratengenerator für 4800 und 9600 Bd bei 12 MHz Taktfrequenz 

- drei 16-Bit-Timer ( Zähler / Zeitgeber ) 

Einer davon mit Reload/Capture-Eingangs- und Compare-Ausgangs- Funktionen 

- 16-Bit Watchdog-Schaltung 

- 7 externe und 5 interne Interruptquellen mit vier Prioritätsebenen 

Diese Vielseitigkeit des 80535 war nur durch eine aufwendige Registerstruktur mit Spezial-Funktions-Registern 

SFR und durch die Mehrfachbelegung diverser Anschlüsse möglich.



Externe Speicherorganisation 

Ist die interne Speicherkapazität des 80515/80535 mit 8 kByte maskenprogrammierten ROM als 

Programmspeicher und 256 Byte RAM als Datenspeicher nicht ausreichend, so kann mit den Ports P0 und P2 

ein externer gemultiplexter Adreß/Datenbus gebildet werden. 

An diesem externen Bussystem können maximal 64 kByte Programm- und maximal 64 kByte Datenspeicher 

angeschlossen werden. Insgesamt können extern somit 128 kByte Speicher angeschlossen werden. 

Durch das Steuersignal PSEN ( Program Storage Enable ) zeigt der Controller nach außen einen Lesezugriff auf 

den Programmspeicher an. 

Zusätzliche externe Peripheriebausteine müssen wie Speicherzellen des externen Datenspeichers angeschlossen 

und angesprochen werden ( Memory Mapped IO ). 

Beim Anschluß von externem Speicher gehen nicht nur Port 0 und 2 als Parallelschnittstellen verloren, sondern 

für die Steuersignale RD und WR zur Ansteuerung des externen Datenspeichers müssen von 

Port 3 die Pins P3.6 (WR) und P3.7 (RD) herangezogen werden. 

Programmspeicher 

Das Potential am EA -Eingang (External Access) legt fest, ob im unteren Adreßraum 0000 - 1FFF h der interne 

oder der externe Programmspeicher angesprochen wird. ( 80535 -> EA immer auf Low ) 

EA = 1 interner Programmspeicher 

EA = 0 externer Programmspeicher 

Bei Adressen > 1FFF h wird immer auf einen externen Programmspeicher zugegriffen ( EA ist dann 

bedeutungslos ). 

80515 8 kByte interner Programmspeicher, extern noch 56 kByte ( 64 kByte ) anschließbar 

80535 0 kByte interner Programmspeicher, extern noch 64 kByte anschließbar ( EA immer auf 0 ) 

PSEN (Program Storage Enable) ist das Steuersignal für das Lesen des externen Programmspeichers. 

Das Beschreiben eines Programmspeichers ist nicht möglich. 

Interface zum externen Programmspeicher



Externer Datenspeicher 

Der Zugriff auf die maximal 64 kByte externen Datenspeicher wird über die Signale RD ( Lesen ) und WR 

( Schreiben ) gesteuert. 

Da es bei der 8051-Familie keine Befehle gibt, mit denen man in den Programmspeicher hineinschreiben könnte 

(für den Programmspeicher gibt nur Lesebefehle ), muß die Unterteilung in externen Programm- und 

Datenspeicher immer dann aufgegeben werden, wenn Programme aus dem RAM-(Daten)-speicher ablaufen 

sollen. 

Dies kann z.B. bei einem Übungssystem wie dem MVUS 80535 der Fall sein, bei dem ja die zu erstellenden 

Übungsprogramme in das RAM geladen werden und dort ablaufen sollen. 

Ein anderes Beispiel ist der Personal Computer PC, bei dem die verschiedensten Anwender- programme von 

der Festplatte in den RAM-Speicher geladen werden und dort ablaufen. 

Dann muß beim 80535 ein sogn. gemischter Programm/Datenspeicher gebildet werden, wie er in der 

Computertechnik überwiegend üblich ist. ( von Neumann-Rechner ) 

Dies wird beim 80535 durch die logische ODER Verknüpfung der Steuersignale PSEN und RD erreicht, womit 

dann aber nur noch ein insgesamt 64 kByte großer gemischter Speicher angeschlossen werden kann. 

Externes Bussystem 

Das externe Bussystem 

Das vom 8080/85/86 bekannte Zeitmultiplexen von Adreßbus-Lowbyte mit dem 8-Bit-Datenbus wird mit Port 

0 und das Adressbus-Highbyte mit Port 2 gebildet. 

Wird neben externem Programmspeicher auch externer Datenspeicher angeschlossen, so gehen für die Bildung 

der Steuersignale RD zusätzlich noch die Portleitung P3.7 und für WR die Portleitung P3.6 verloren . 

Zugriffe auf einen externen Programmspeicher erfolgen immer indirekt über eine 16-Bit Adresse, während 

auf externen Datenspeicher entweder mit einer 16-Bit Adresse ( MOVX A,@DPTR) oder mit einer 8-Bit 

Adresse (MOVX A,@R0) ebenfalls nur indirekt zugegriffen werden kann. 

Im zeitlichen Bus-Timing wird durch das ALE-Signal vom 80535 angezeigt, ob Port 0 im Augenblick als 

Daten- ( ALE = 0 ) oder Adressbus (ALE = 1) arbeitet (ALE -> Adress Latch Enable ). 

Da die externen Speicherbausteine die gesamte Adresse während der Dauer des Zugriffs benötigen, muß das 

Adress-Lowbyte für die nachfolgende Datenbusdauer in einem Latch (taktzustandgesteuerte 

D-FFs) zwischengespeichert werden. 

Da ein externer Programm-Lesezugriff zweimal pro Maschinenzyklus erfolgt, ein externer Datenspeicher- 

Zugriff dagegen nur einmal, muß bei gemischtem Programm/Datenspeicher der gesamte gemischte Speicher mit 

schnelleren Speicherbausteinen ( kürzere Zugriffszeit ) realisiert werden.



Befehlsverarbeitung 

Fetch-Phase 

Es wird der nächste zu verarbeitende Befehl aus dem Programmspeicher geholt. 

Dazu wird der Inhalt des Befehlszählers PC (Program Counter 16Bit) auf den Adreßbus geschaltet und danach 

das erste Byte eines Befehls, der sogn. Op-Code, über den Datenbus (8 Bit) eingelesen. 

Nach RESET steht der PC immer auf 0000, erwartet dort also den Op-Code eines Befehls. 

PC inkrementieren - damit der PC immer auf das nächste Programmspeicherbyte weist. 

Operanden holen - Am Op-Code erkennt der Befehlsdecoder, ob und wieviel weitere Operanden zum Befehl 

gehören und über das Hinausschalten auf den Adreßbus und Inkrementieren des PC werden die weiteren 

Operanden eingelesen. (max. 2 beim 80535) 

Ausführungsphase - Nachdem alle Byte eines Befehls eingelesen sind, erfolgt die Ausführung des Befehls. Die 

Zahl der dafür erforderlichen Maschinenzyklen (Mikroschritte) hängt vom Befehl ab. 

Danach folgt erneut die Fetch-Phase des nächsten Befehls. 

I-Phase 

E-Phase 

Befehl holen 

Op-Code 

Befehlszähler 

PC 

inkrementieren 

Alle Operanden 

da ? 

Operation 

ausführen 

ja 

Fetch-Phase 

Operand 

holen 

nein 

Befehlsverarbeitung 

in der CPU 

Charakteristisch für die Befehlsverarbeitung des 80535 ist, daß er in jedem Maschinenzyklus zweimal auf den 

Programmspeicher zugreift und zwei Byte einliest. (Prefetch) 

Bei Ein-Byte-Befehlen wird das zweite Byte nicht benötigt, (blinder Speicherzugriff) der PC daher nicht 

inkrementiert und im nächsten Maschinenzyklus wird das selbe Byte nochmals als Op-Code des nächsten 

Befehls eingelesen. 

Im Extremfall kann dadurch bei 1 Byte-Befehlen mit einer Ausführungszeit von 4 Maschinenzyklen ( MUL 

AB ) insgesamt 7 mal auf das dem Befehl folgende Byte lesend zugegriffen werden. 

Der achte Zugriff liest im nächsten Maschinenzyklus dann dieses Byte als Op-Code des nächsten Befehls ein.



Taktsteuerung 

Ein Maschinenzyklus besteht aus 12 Oszillatorperioden, die unterteilt werden in 6 Zustände (States) S1.. S6 

mit je zwei Phasen S1P1, S1P2, S2P1,...S6P2 

Die Signale CLKOUT P1.6 (System Clock Output = 1/12 Oszillatorfrequenz) und ALE Pin 50 (Adress Latch 

Enable) sind extern verfügbar. 

In einem Maschinenzyklus werden in S1P1 und S4P1 immer 2 aufeinander folgende Befehlsbyte aus dem 

internen oder externen Programmspeicher eingelesen. 

Handelt es sich nur um einen 1 Byte-Befehl, so wird das zweite eingelesene Byte ignoriert (blinder 

Speicherzugriff) und beim nächsten Maschinenzyklus als Opcode erneut eingelesen. 

Dies führt dazu, daß z.B. bei einem 1-Byte Befehl mit einer Ausführungszeit von 4 Maschinenzyklen 

(Maximum) 7 blinde Speicherzugriffe auf das nächste Byte auftreten. 

Nur im 2. Maschinenzyklus eines MOVX-Befehls werden keine zwei Befehlsbyte sondern nur ein Datenbyte 

eingelesen. 

Datenspeicher-Schreibzyklus 

Datenspeicher-Lesezyklus



Speicherzugriff auf externen Programmspeicher 

Befehlshol- und Ausführungsphasen 

Ablauf eines MOVX A,@DPTR Befehls



Eigenschaften der 80535-Ports 

Alle sechs 8-Bit breiten Parallel-Ports des 80535 sind bidirektional und können bitweise einzeln als Ein- oder 

Ausgang benutzt werden. 

Die Ports P0 und P2 können außerdem für die Bildung eines externen Adreß- und Datenbusses verwendet 

werden und die Ports P1 und P3 haben alternative Zusatzfunktionen wie z.B. Bussteuersignale, Serielle 

Ein/Ausgänge oder Interrupteingänge. 

Alternative Funktionen an Port 1 und Port 3 

Port Pin Alternative Funktionen 

P1.0 INT3 / CC0 External Interrupt 3 / Capture 0 / Compare 0 




P1.4 INT2 External Interrupt 2 

P1.5 T2EX Timer 2 External Reload Trigger Input 

P1.6 CLKOUT System Clock Output 

P1.7 T2 Timer 2 Input 

P3.0 RxD Serial Input Port 

P3.1 TxD Serial Output Port 





P3.6 WR External Data Memory Write Strobe 

P3.7 RD External Data Memory Read Strobe 

Nur P4 und P5 stehen als reine Parallelschnittstellen zur Verfügung. Sie sind auf der 80535-Rechnerplatine an 

die mit '80535-Ports' beschriftete Frontbuchse geführt und können mit den LED/Kippschalterkombinationen der 

Anzeigebox verbunden werden. 

Port P0 kann wegen seiner Funktion bei der Bildung des gemultiplexten Adreß/Datenbusses in den Tri-State- 

Zustand gebracht werden 

Bei den anderen 5 Ports ist dies nicht möglich, sie werden deshalb auch nur als 'quasi-bidirektional' bezeichnet. 

Jede Ausgangsschaltung eines Portbit enthält ein Latch (D-FF), mehrere Feldeffekttransistoren sowie zwei 

Leseverstärker. 

Quasi-bidirektionale Ein-/Ausgabeleitung von Port P1 

(vereinfacht dargestellte Prinzipschaltung ) LED / Kippschalterkombination



Eine '1' im Latch sperrt den T2-FET und legt durch den Pull-Up-Widerstand High-Potential an den Ausgang. 

Eine '0' im Latch schaltet T2 niederohmig nach Masse durch und bringt damit Low-Potential an den Ausgang. 

Soll der Portpin als Eingang verwendet werden, muß vorher eine '1' in das Latch geschrieben worden sein, 

damit T2 sperrt und das Potential am Pin von außen bestimmt werden kann. 

Nach einem RESET steht in allen Port-Latches eine '1', sie sind damit also für das Einlesen initialisiert. 

Mit den Portausgangsströmen I = - 80 uA und I = 1.6 mA können maximal 4 LSTTL-Eingänge getrieben 

werden. 

Einige Befehle lesen den Signalpegel am Portpin, andere lesen den Flip-Flop-Inhalt (Registerinhalt), um 

Störungen oder Verfälschungen auf der Portleitung zu unterdrücken. 

Einlesebefehl (Auszug ) Lesen Portpin 

Befehl Funktion Beispiel 

MOV ziel,port Portpegel in ein Ziel einlesen MOV A,P2 

ADD A, port Portpegel zum Akkuinhalt addieren ADD A,P1 

ANL A, port Portpegel mit Akkuinhalt logisch verknüpfen ANL A,P2 

JNB portpin,rel Sprung, wenn Pegel am Portpin = „Low“ JNB P3.0,Warte 

Änderungsbefehle Lesen Register ( Read Modify Write ) 

Befehl Funktion Beispiel 

ORL port,operand 2 Logische Verknüpfung von Port und Operand ANL P3, #0Fh 

XRL port,operand 2 das Ergebnis überschreibt den Port XRL P0, A 

INC port Port + 1 INC P0 

DEC port Port - 1 DEC P2 

DJNZ port,rel Port – 1, Sprung, wenn Ergebnis ungleich Null DJNZ P1, Zurueck 

CPL portpin Portpin komplementieren (invertieren) CPL P1.2 

JBC portpin,rel Sprung, wenn Portpin=1 und Portpin löschen JBC P3.1,Weiter 

MOV portpin,C * Carry an Portpin ausgeben MOV P1.7,C 

CLR portpin * Portpin löschen CLR P2.5 

SETB portpin * Portpin setzen SETB P3.6 

* werden als Änderungsbefehle behandelt: 

1. Lesen aller Flip-Flops des Ports in interne Zwischnregister 

2. Änderung der gewünschten Bitstelle durch Maskierung und 

3. Zurückschreiben des Ergebnisses in die Ausgabe-Flip-Flops



MVUS 80535 

Das Mikrocomputer-Versuchs-und Übungssystem MVUS 80535 besteht aus 80535-Rechnerplatine mit 

Mikrocontroller 80535 in einem schwarzen Kunststoffgehäuse mit durchsichtiger Plexiglas- abdeckung. 

Links oben in der Abdeckung befindet sich der RESET-Schalter und rechts oben das Potentiometer für die 

Kontrasteinstellung des daneben sichtbaren LCD-Displays. 

Anschlüsse hinten: 

. Spannungsversorgung durch externes Netzteil 

. 9-polige DB 9 - Buchse der seriellen V24-Schnittstelle für die Kommunikation mit dem PC 

Anschlüsse vorne: 

. eine 64-polige Steckerleiste für die Verbindung von Rechnerplatine mit Anzeigebox über 

Flachbandkabel. 

Damit können die LED/Kippschalterkombinationen der Anzeigebox für binäre Ein/Ausgabe 

mit den 8 Bit-Ports P1, P4 und P5 des 80535 und mit den Ports A, B und C des Peripherie - 

bausteines PIO 8255 verbunden werden. 

. 8 Buchsen für die 8 gemultiplexten Analogeingänge des 80535 ( Bezeichnung 0 - 7 ) 

. 5 Buchsen für Referenzspannung und 4 Analogausgänge des D/A-Wandlers AD 7226 

(Bezeichnung Ref D C B A) 

Anschlüsse links: 

. zwei 9-polige DB 9 - Buchsen für je einen Kanal des programmierbaren, seriellen 

Schnittstellenbausteins Z85C30 (damit Aufbau serieller Bussysteme möglich) 

- Anzeigebox mit LEDs, Kippschaltern und Buchsen für die Ein- und Ausgabe mit den parallelen 8 

Bit - Ports des Controllers 80535 und des Peripheriebausteines 8255 

- ein PC als übergeordneter Entwicklungsrechner für 80535-Software der über die serielle 

Schnittstelle mit der 80535-Rechnerplatine verbunden wird. 

Auf dem PC werden mit Hilfe eines Editors, eines Cross-Assemblers und eines Binder-Laders für 

die 80535-Rechnerplatine ablauffähige Programme erstellt. 

Das fertige Objectprogramm kann dann mit Hilfe eines Terminalprogrammes ( MT ) vom PC auf 

die Rechnerplatine übertragen und mit dem Monitor-Betriebssystem MONITOR 51 gestartet und 

getestet werden. 

PC Rechnerplatine 

Anzeigebox 

| | | | | | | 

Port 1 

° ° ° ° ° ° ° ° ° | | | | | | | | 

Port C Port 5 

8255 80535 

Übungssystem MVUS 80535



Programmiermodel MVUS 80535 

80535 externer Speicher 

Programm Daten



Speicherbelegung und Adreßdecodierung 

Der externe Speicherraum des 80535 wird durch eine 16 Bit Adresse A0 - A15 (gebildet von P0 = Low Byte 

und P2 = High Byte) angesprochen. 

Die Datenbusbreite ( P0 im Zeitmultiplex ) beträgt 8 Bit (1 Byte) und damit können mit 16 Adreßbit 65536 = 

64 kByte Speicher angesprochen werden. 

Durch die Steuerleitung PSEN = 0 ( Program Storage Enable = Programm-Speicher-Lesezugriff) unterscheidet 

der Controller zwischen Lesezugriffe auf den Programmspeicher PSEN = 0 und 

Zugriffen auf den Datenspeicher PSEN = 1. 

Bei Datenspeicherzugriffen wird das Lesen noch durch RD = 0 und das Schreiben durch WR = 0 gesteuert. 

Somit kann unter Verwendung von PSEN ( quasi als 17. Adreßbit ) der externe Speicher mit maximal 128 kByte 

( 64k Programm- und 64k Datenspeicher ) bestückt werden. 

Da der 80535 kein Steuersignal zur Unterscheidung von Zugriffen auf Speicher- oder Peripheriebausteine kennt, 

müssen Peripheriebausteine wie externer Datenspeicher behandelt werden ( memory mapped I/O ) und mit 

MOVX – Befehlen angesprochen werden. 

Der externe Speicher ist auf der MVUS-Rechnerplatine folgendermaßen aufgeteilt: 

- RAM 1 32 kByte, statisch, CMOS TC 55257 

Auswahl auf dem Baustein durch A0 bis A14 als gemischter Programm/Datenspeicher 

ansprechbar d.h. PSEN für die Freigabe des Bausteines ohne Bedeutung 

Adresse 0000 h - 7FFF h 

- EPROM 32 kByte, 27C5120 (eigentlich 64kByte) enthält Betriebssystem MONITOR 51 

nur Programmspeicher d.h. freizugeben bei PSEN = 0 

Adresse 8000 h - FFFF h 

- RAM 2 32 kByte, statisch, CMOS TC 55257 Auswahl auf dem Baustein durch A0 bis A14 

nur Datenspeicher, d.h. freizugeben bei PSEN = 1 

Adresse 8000 h - F7FF h 

Die obersten 2 kByte dieses Bausteines mit den Adressen F800 bis FFFF h lassen sich nicht 

verwenden, da in diesem Adreßraum die peripheren I/O- Bausteine von der Adreßlogik 

decodiert werden 

- PIO 8255 Parallel-Schnittstelle ( 82C55A ) Peripherie-Baustein die 4 Register des 8255 sind durch 

A0 und A1 auszuwählen 

wie Datenspeicher mit Adresse F800 - F803 h 

- Z85C30 serieller Schnittstellenbaustein für die Ansteuerung werden A0 und A1 herangezogen 

wie Datenspeicher mit Adresse F900 - F903 h 

- LCD-Display TLX-1021 mit 120 * 64 Bildpunkten 

zur Unterscheidung von Kommando (Status)- und Datenwörtern auf dem Datenbus wird A0 

verwendet. 

wie Datenspeicher Adresse FA00 h -> Datenwort 

FA01 h -> Kommandowort 

- D/A Wandler AD 7226 mit vier 8 Bit Kanälen die Auswahl von einem der 4 D/A-Kanäle erfolgt 

durch A0 und A1 

wie Datenspeicher mit Adresse FB00 - FB03 h 

Im Adreßplan sind die einzelnen Adreßbit für die Adreßbildung der Bausteine dargestellt. 

Mit den niederwertigen Adreßbit der vom 80535 auf den Bus gelegten Adresse wird auf dem Baustein die 

Speicherzelle oder das Register ausgewählt. 

Mit den höherwertigen Adreßbit und der Steuerleitung PSEN wird das Freigabesignal CS ( Chip Select ) für 

den Baustein gebildet (CE-Eingänge der Bausteine meist low aktiv). 

Da immer nur ein einziger Baustein freigegeben werden darf, führt der Entwurf einer derartigen digitalen 

Schaltung auf ein Decoder-Schaltnetz ( nur ein Ausgang aktiv ).



Programm Daten FFFF Programm Daten 

I / O-Per. 

F7FF 

I / O-Per. 

EPROM RAM 2 

EPROM RAM 2 

32kB 32kB 

32kB 32kB 

MONITOR 

51 

RAM 1 

32kB 

8000 

7FFF 

0000 

Q = 1 Q = 0 

Normale Decodierung unmittelbar nach RESET 

RESET-JUMP-Decodier-Schaltwerk 

RESET-JUMP Adressdecodierung 

MONITOR 

51 

EPROM RAM 1 

32kB 32kB 

MONITOR 

51 

Nach jeder RESET-Auslösung (Einschalten löst ebenfalls RESET aus) legt der Controller die Adresse 0000 

auf den Bus und liest aus dieser Adresse den Opcode (erstes Byte) des ersten Befehls ein. 

Bei einer Adreßdecodierung wie oben beschrieben wird dadurch der RAM 1 -Baustein freigegeben und dessen 

erstes Byte (mit einem zufälligen Inhalt) gelesen und eben nicht das erste Byte eines Festwertspeicher mit z.B. 

einem Betriebssystem. 

Um zu erreichen, daß nach jedem RESET für die Dauer eines ersten Sprungbefehles LJMP 80xx h das 

EPROM und nicht das RAM freigegeben wird, muß das obige Adreßdecoder-Schaltnetz zu einem sogn. 

RESET-JUMP-Schaltwerk erweitert werden. 

Damit soll erreicht werden, daß das EPROM, in dessen untersten drei Byte der Sprungbefehl LJMP 80xx h 

(Sprung ins Betriebssystem) steht, nach einem RESET für die Dauer der Ausführung dieses Befehls 

freigegeben wird (anstatt des RAM 1). 

Nach Ausführung dieses Befehls folgt mit dem Zugriff auf den nächsten Befehl (der Sprung- ausführung) das 

erstmaligen Setzen von A15 ( 80xx h ) und ab dann soll die normale, oben beschriebene Decodierung gelten. 

Zum 'Merken' des RESET muß die Zustandsvariable Q (Switch) mit den Zuständen 

Q = 0 bei und nach RESET bis zum ersten Mal A15 = 1 

Q = 1 bei und nach A15 = 1 

eingeführt werden. 

Auf der Rechnerplatine wird dieses Adreß-Decodier-Schaltwerk mit Hilfe des programmierbaren 

Logikbausteines EPLD (EP900J) realisiert. 

Wenn dieses Adreßdecodier-Schaltwerk mit möglichst minimalem Aufwand in diskreter Logik (Gatter) 

entworfen wird, dann führt dies auf ein asynchrones Schaltwerk, bestehend nur aus teilweise rückgekoppelten 

Logikgattern, aber keinen Flipflops. 

Da von diesem RESET-JUMP nur RAM 1 – und der EPROM-Baustein betroffen sind (RAM 2 und alle 

Peripheriebausteine haben Adressen > 8000 h und sind von der Umschaltung nicht betroffen) werden nur deren 

CS-Signale als Ausgänge in der Zustandsfolgetabelle behandelt. 

Eingangsseitig wird das low-aktive RESET-Signal benötigt und da im Zustand Q = 0 nur ein festgelegter 

Sprungbefehl ausgeführt werden soll, genügt von den Adreßbit allein A15 für die Realisierung des RESET- 

JUMP. 

Mit RESET, PSEN, A15 und Q kann die RESET-JUMP-Schaltung und die Decodierung für RAM und EPROM 

dargestellt werden. 

Die Decodier-Schaltung für die restlichen Bausteine wird durch die RESET-JUMP-Ergänzung nicht verändert.



Zustandsgraph des RESET-JUMP-Schaltwerkes 

Zustandsfolgetabelle (Chip Select CS bei allen Speicherchips Low aktiv) 

Chip Select 

RESET PSEN A15 Q Q + RAM 1 EPROM 

0 0 0 0 

0 0 0 1 

0 0 1 0 

0 0 1 1 

0 1 0 0 

0 1 0 1 

0 1 1 0 

0 1 1 1 

P2 A15 

PSEN PSEN 

WR 

RD 

RESET 

80535 

RESET 

00 01 11 10 00 01 11 10 

00 00 

01 01 

11 11 

10 10 

RAM 2 32kByte 

WR D0 

OE 

D7 

CE A14........A0. 

OE 

EPROM 32kByte 

CE A14........A0. 

D0 

D7 

RAM 1 32kByte 

WR D0 

OE 

D7 

CE A14........A0.



8255 Porterweiterung 

Der 8255 ist ein universeller, programmierbarer Schnittstellenbaustein für die parallele Ein/-Ausgabe von je 8 

Bit an den drei Ports A, B und C ( Parallel In/Out PIO ). 

Der 8255 kennt drei Betriebsmodi. 

In Betriebsart 0 stellt der 8255 drei 8-Bit-Kanäle für die passive Digital-Ein/Ausgabe zur Verfügung. Jeder 

Kanal kann als 8-Bit Ein- oder Ausgang definiert werden. Der Port C ist in zwei unabhängige 4-Bit Kanäle 

aufteilbar. (siehe Tabelle u. Beispiel unten) 

Betriebsart 1 ermöglicht den Handshake-Modus ( getastete Ein/ Ausgabe ). 

Betriebsart 2 ermöglicht eine getastete bidirektionale Ein/Ausgabe für Port A. 

Port B kann dann nur in Betriebsart 0 oder 1 arbeiten. 

Die Betriebsart und die Funktion der einzelnen Ports wird durch das Schreiben eines Kommando- wortes in das 

8-Bit Steuerwortregister (Kommandoregister) festgelegt. 

Nach einem RESET sind alle 8255-Ports als Eingänge programmiert. 

Der 8255 ist auf der 80535-Rechnerplatine wie externer Datenspeicher unter den folgenden Adressen 

dekodiert: 

A - Port F800 h 

B - Port F801 h 

C - Port F802 h 

Kommandoreg. F803 h 

Tabelle der Steuerbytes für die Betriebsart 0 

A-Kanal B-Kanal C-High C-Low Steuerbyte 

AUS AUS AUS AUS 80 

AUS AUS AUS EIN 81 

AUS AUS EIN AUS 88 Adresse Register 

AUS AUS EIN EIN 89 xxxxxx00 Datenregister A-Port 

AUS EIN AUS AUS 82 xxxxxx01 Datenregister B-Port 

AUS EIN AUS EIN 83 xxxxxx10 Datenregister C-Port 

AUS EIN EIN AUS 8A xxxxxx11 Kommandoregister 

AUS EIN EIN EIN 8B 

EIN AUS AUS AUS 90 Registeradressen der Parallelschnittstelle 8255 

EIN AUS AUS EIN 91 

EIN AUS EIN AUS 98 

EIN AUS EIN EIN 99 

EIN EIN AUS AUS 92 

EIN EIN AUS EIN 93 

EIN EIN EIN AUS 9A 

EIN EIN EIN EIN 9B 

Beispiel: Einlesen des Bitmusters von den Port A-Kippschaltern der Anzeigebox mit nachfolgender 

Ausgabe auf die Port B-LEDs. Die Port B-Kippschalter müssen bei der Ausgabe auf die LEDs geöffnet sein ( 

Stellung oben ). Vor dem Einlesen des Bitmusters werden die 8255-Ports wie folgt initialisiert: 

A-Port-> Ein B-Port-> AUS C-Port-> AUS 

MOV DPTR,# 0F803 h ;Adresse des Kommandoregisters 

MOV A,# 90 h ;Steuerbyte im Akku bilden 

MOVX @DPTR,A ;Steuerbyte nach Kommandoregister 

MOV DPL,# 00 ;Adresse des A-Portes bilden 

MOVX A,@DPTR ;Kippschalterbitmuster (A-Port) nach Akku 

INC DPTR ;Adresse B-Port bilden 

MOVX @DPTR,A ;Akku auf B-Port ( PB-LEDs ) ausgeben



Anzeigebox ( Beschaltung der Ports beim MVUS 80535) 

Die 80535 Ports P1, P4 und P5 sowie P3.2-P3.5 sind auf die 64-polige Steckerleiste an der Vorderfront des 

Geäuses geführt. Dies gilt auch für die Ports A, B und C des 8255. 

Die Anzeigebox, bestehend aus 

24 LED/Kippschalterkombinationen Port1 - Port4 - Port 5 80535 

4 LED/Kippschalterkombinationen P3.2 - P3.3 - P3.4 - P3.5 80535 

8 Buchsen P1.0 - P1.1 - P1.2 - P1.3 80535 

P3.2 - P3.3 - P3.4 - P3.5 80535 

24 LED/Kippschalterkombinationen Port A - Port B - Port C 8255 

ist über ein Flachbandkabel mit der Steckerleiste der Rechnerplatine verbunden und bildet für die Ports des 

80535 und des 8255 die externe Beschaltung. 

Für die Ausgabe von binären Signalen auf die LEDs müssen die zugehörigen Kippschalter geöffnet sein 

( Stellung oben ). 

80535 

oder 

8255 

Portanschlüsse 7406 

+ 5V + 5V 

10 k Ω 390 Ω 

200 Ω 

LED / Kippschalterkombination 

Mikrocontroller 

Anzeigebox 

P3.5 P3.4 P3.3 P3.2 LEDs 

Buchsen -> o o o o . . . . 

P1.3 P1.2 P1.1 P1.0 P3.5 P3.4 P3.3 P3.2 

o o o o I I I I 

Kippschalter 

. . . . . . . . . . . . . . . . 

PA7 PA6 PA5 PA4 PA3 PA2 PA1 PA0 Port A Port1 P1.7 P1.6 P1.5 P1.4 P1.3 P1.2 P1.1 P1.0 

I I I I I I I I I I I I I I I I 

. . . . . . . . . . . . . . . . 

PB7 PB6 PB5 PB4 PB3 PB2 PB1 PB0 Port B Port4 P4.7 P4.6 P4.5 P4.4 P4.3 P4.2 P4.1 P4.0 


. . . . . . . . . . . . . . . . 

PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 Port C Port5 P5.7 P5.6 P5.5 P5.4 P5.3 P5.2 P5.1 P5.0 


8255 80535



LCD-Modul ( hier nur Text-Ausgabe ) 

Das LCD-Modul besteht aus - Display-Panel für 120 Zeichen ( 8 Zeilen mit 15 Spalten ) 

- LCD-RAM-Speicher von 8 kByte ( Adressen 0000 - 1FFF h ) 

- LCD-Controller für externe Kommunikation und Bildausgabe 

Die Steuerung des LCD-Moduls erfolgt über zwei Register (Kommando/Status u. Daten) des am 

80535-Datenbus angeschlossenen LCD-Controllers. Die beiden Register werden durch die Adressen 

FA00 h und FA01 h im externen Datenspeicher des 80535 angesprochen. 

Im folgenden werden nur die Betriebs-Abläufe im Text-Modus unter Verwendung der beiden, aus den 

Übungsprogrammen aufrufbaren, Unterprogramme im EPROM 

LCDINI 9CF0 h -> LCALL 9CF0 h 

TXTPOS 9DA0 h -> LCALL 9DA0 h beschrieben. 

Arbeitsweise 

In den gesamten LCD-RAM-Speicher lassen sich byteweise die ASCII- Zeichencodes 

hineinschreiben oder herauslesen und zwar durch das UP TXTPOS. 

Auf dem Panel wird nur ein Ausschnitt (120 Byte) aus diesem RAM-Speicher dargestellt. Dieses 

Anzeigefenster wird durch Aufruf des UP LCDINI und Übertragung der beiden Werte TH und TA 

festgelegt. 

TH = Text-Beginn im LCD-RAM 

TA = Text-Spalten Anzahl 

Durch Schreiben eines ASCII-Codes mit TXTPOS in dieses RAM-Anzeigefenster kann das 

zugehörige Zeichen unmittelbar in der gewünschten Position auf dem Display angezeigt werden. 

Daneben kann aber auch durch Verändern von TH und/oder TA mit LCDINI ein anderes im Speicher 

befindliches Bild angezeigt oder es können Effekte wie Scrollen oder Laufschrift erreicht werden. 

Für die Zuordnung zwischen der durch Zeile ( 0-7 ) und Spalte ( 0-14 ) definierten POSITION auf 

dem Display und den LCD-RAM-Adressen (Anzeigefenster) gilt: 

ADRESSE (LCD-RAM) = TH + ( ZEILE * TA ) + SPALTE 

(0000-1FFF h ) ( 0-7 ) ( 0-14 ) 

1.Spalte 2.Spalte 3.Spalte 15.Spalte 

TH TH+1 TH+2 ....... TH+14 1.Zeile 

TH+TA TH+TA+1 TH+TA+2 ....... TH+TA+14 2.Zeile 

TH+2TA TH+2TA+1 TH+2TA+2 ....... TH+2TA+14 3.Zeile 

........................................................................................................ 

........................................................................................................ 

TH+7TA TH+7TA+1 TH+7TA+2 ....... TH+7TA+14 8.Zeile 

Für die POSITION auf dem LCD-Display gilt: 

POSITION = ZEILE * 15 + SPALTE 

0 - 119 0 - 7 0 - 14 

Bei der üblichen Einstellung TA = 15 gilt dann ADRESSE = TH + POSITION (bei TA=15) 

Beispiel: 

3 Zeile 2 Spalte -> POSITION = 31 

(TA = 15, TH = 1000 h) -> ADRESSE = 1000 h + 1F h = 101F h



Initialisierung ( mit UP LCDINI ) 

Vor der ersten Ausgabe eines Zeichens muß das LCD-Modul durch Aufruf von LCDINI initialisiert 

(eingestellt) werden. 

Dabei wird der gesamte LCD-RAM-Speicher gelöscht und es wird das Anzeigefenster über dem 

LCD-RAM durch 

TH = Text-Beginn im RAM zu übergeben im DPTR ( 0000 - 1FFF h) 

TA = Text-Spalten-Anzahl im Akku ( 01 - FF h) 

festgelegt. 

Beispiel: MOV DPTR,# 1000 h ; TH = 1000 h 

MOV A,# 0F h ; TA = 15 

LCALL 9CF0 h ; LCDINI mit Löschen 

Nur TH verändern ohne Löschen wird durch LCDINI mit ACC = 00 

und 

nur TA verändern ohne Löschen durch LCDINI mit DPTR = FFFF h bewirkt. 

( TH = FFFF h und TA = 00 sind keine sinnvollen Einstellungen) 

Gemeinsames Verändern von TH und TA ohne Initialisieren und Löschen durch einen einzigen Aufruf 

von LCDINI ist nicht möglich. Das UP LCDINI verändert keine Register. 

Beispiel für Weiterschalten des Anzeigefensters um eine Zeile (bei TA = 15 ) 

MOV DPTR,# 100F h ; TH = 100F h 

CLR A ; TA nicht verändert und kein Löschen 

LCALL 9CF0 h 

Schreiben und Lesen des LCD-RAMs ( mit UP TXTPOS ) 

Die Adresse (Adreßzeiger)der LCD-RAM-Speicherzelle, die angesprochen werden soll, muß dem 

UP TXTPOS im DPTR übergeben werden. 

Lesen: 

Durch 00 im Akku beim Aufruf wird der ASCII-Zeichencode des adressierten LCD-RAM-Bytes im 

Akku zurückgeliefert. 

Schreiben: 

Werte ungleich 00 im Akku werden als ASCII-Zeichencodes betrachtet und in die adressierte 

Speicherzelle geschrieben. 

Bei Codes < 20 h oder > 7F h wird ein ? (3F h) in das LCD-RAM-Byte geschrieben, denn der LCD- 

Controller kann ASCII-Steuerzeichen < 20 h nicht ausführen. 

Außerdem wurde TXTPOS auf Standard-ASCII < 80 h beschränkt. 

Beim Lesen / Schreiben wird der DPTR um 1 erhöht (inkrementiert) zurückgeliefert. Dann braucht 

z.B. bei der Ausgabe von Textfolgen nur zu Beginn die ADRESSE in den DPTR geladen werden. 

Außer DPTR und ACC werden durch TXTPOS keine Register verändert. 

Beispiel: Lesen der Display-POSITION ganz unten rechts -> 8.Zeile, 15.Spalte bei TH = 1000 h und 

TA = 15 

MOV DPTR,# 1077 h ; Adreßzeiger = TH + POSITION 

CLR A ; Lesen 

LCALL 9DA0 h ; TXTPOS 

MOV SBUF,A ; z.B. aus auf Bildschirm 

.... .......



Beispiele für Anwendung der LCD-Unterprogramme: 

1)Es werden nach der Initialisierung des LCD-Moduls ( TH = 1000 h, TA = 000F h) auf den LCD- 

Positionen 0 - 119 die ASCII-Zeichen der jeweiligen Codes 1 - 120 ausgegeben. 

Danach wird fortwährend die an P1-P4 eingestellte LCD-RAM-Adresse gelesen und auf P5 

ausgegeben. 

LCDINI EQU 9CF0 h 

TXTPOS EQU 9DA0 h 

ORG 1000 h ;LCD Beispiel-Programm 

MOV P4,# 0FF h 


MOV DPTR,# 1000 h ;Text-Beginn im RAM TH 

MOV A,# 0F h ;Low-B. d. Text-Spalten-bereiches TA 

LCALL LCDINI ;Initialisierung des LCD-Displays für 

; ;Text-Modus 

MOV A,# 01 ;ASCII-Code 01 h ( 00 liest LCD-RAM) 

AUS: LCALL TXTPOS ;Zeichenausgabe ( DPTR, Akku ) 

INC A ;ASCII-Code inkrementieren 

CJNE A,# 121,AUS ;auf alle LCD-Positionen ausgegeben ? 

ALOP: MOV DPL,P4 ;an P1-P4 eingestellte LCD-RAM- 

MOV DPH,P1 ;Adresse wird gelesen und an P5 

CLR A ;ausgegeben 

LCALL TXTPOS 

MOV P5,A 

SJMP ALOP 

END 

2.)Bei P3.2 = 0 Initialisierung oder Veränderung von TH (P1-P4) oder TA (P5). 

Bei P3.3 = 0 Ausgabe eines Zeichens auf das LCD-Display, dabei die Position an P1 und 

P4 (0-119) sowie den ASCII-Code des darzustellenden Zeichens an P5 einstellen. 

Auch Schreiben in das LCD-RAM außerhalb des Anzeige-Fensters ist natürlich möglich. 

ORG 0000 h ;LCD-Testprogramm 




SETB P3.2 

SETB P3.3 

LOP1: JNB P3.3,AUSG 

LOP2: JB P3.2,LOP1 

MOV DPL,P4 ;LCD-RAM Adresse TH 

MOV DPH,P1 

MOV A,P5 ;Spalten-Bereich TA 

LCALL 9CF0 h ;Aufruf LCDINI 

WARTE: JNB P3.2,WARTE 

SJMP LOP1 

; 

AUSG: MOV DPH,P1 

MOV DPL,P4 ;Position auf Display 

MOV A,P5 ;ASCII-Code 

LCALL 9DA0 h ;Aufruf TXTPOS 

WART: JNB P3.3,WART 

SJMP LOP1 

END



Entwicklungshilfsmittel für das Übungssystem MVUS535 

Das Erstellen und Testen von Assembler-Programmen für das 80535-Mikrocontroller-Übungssystem erfolgt auf 

dem PC mit Hilfe der Entwicklungssoftware Editor, Assembler, Binder, Terminalemulator und 

Monitorprogramm für das Übungsgerät. 

Für die beiden letzten Programmentwicklungsschritte, die Übertragung des Maschinencodes und 

das Testen des Programms muß das 80535-Übungssystem eingeschaltet und über die serielle Schnittstelle mit 

dem PC verbunden sein. 

Arbeitsschritte am PC ( Eingabe: N ) 

Aufruf einer Batch-Datei durch Eingabe von "N". Hierdurch wird der angeschlossene Drucker initialisiert und 

sodann in das Arbeitsverzeichnis C:\IAR gewechselt. 

1. Editor ( Eingabe: E ) 

Zur Erstellung der Quelltextdateien wird auf dem PC ein Textverarbeitungsprogramm verwendet, welches durch 

Eingabe von E gestartet wird. Eine Zusammenstellung der wichtigsten Editor-kommandos ist auf der letzten 

Seite beigefügt. Die erstellte Textdatei mit dem mnemonischen Quellcode muß unter einem Dateinamen mit der 

Erweiterung ".S03" abgespeichert werden. 

2. Assembler ( vereinfachte Eingabe: ALL name ) 

Das Programm A8051 übersetzt Dateien, die in mnemonischem Code geschrieben sind, in den binären 

Maschinencode, der jedoch noch nicht die für das 80535-Zielsystem ablauffähige Form besitzt. 

Beim Assemblerlauf wird eine Objektdatei mit der Namenserweiterung ".R03" sowie eine Protokolldatei, die 

ggf. vorhandene Fehlerangaben enthält, mit der Erweiterung ".LST" erzeugt. 

2.1 Aufruf des Assemblers 

Der Assembler wird durch folgende Eingaben aufgerufen: 

A8051 [Quelltextdatei],[Listendatei],[Objektkodedatei],[Optionen] 

Quelltextdatei: Name der zu übersetzenden Textdatei ( Name.S03 ) 

Angabe ist optional; wurde beim Aufruf kein Dateiname angegeben, hält das 

Programm an und erfragt die Parameter im Dialogbetrieb. 

Listingdatei: Name, den die vom Assembler erzeugte Protokolldatei erhalten soll ( Name.LST ). 

Angabe optional; fehlt der Name wird keine Protokolldatei erzeugt. Durch 

Assembleranweisungen in der Quelldatei kann der Inhalt des Protokolls beeinflußt 

werden, z. Bsp.: 

LSTOUT- ;verhindert, daß der Inhalt der Include-Datei (Symb.Bezeichner der zus. SFRs) 

$SFR80515.INC ;$...INC im Protokoll erscheint. 

LSTOUT+ ;hiermit wird die Protokollierung fortgesetzt. 

Objektcodedatei: Name für die vom Assembler erzeugte Objektdatei (Name.R03); fehlt die 

Angabe, erhält die Datei den Namen des Quelltextes. 

Optionen: Angabe ist optional; Beispiele: F: Protokoll in Spalten formatiert 

?: zeigt alle verfügbaren Optionen 

Beispiel für einen Assembleraufruf: A8051 TEST,TEST,,F 

Das Programm A8051 lädt die Quelltextdatei TEST.S03, erzeugt eine Objektkodedatei mit dem Namen 

TEST.R03 und eine in Spalten formatierte Protokolldatei namens TEST.LST. 

Eine Ausgabe der Quelltext- oder Protokolldatei auf den Drucker kann mittels des Hilfsprogramms LIST 

erfolgen. 

Beispiel: LIST TEST.LST



3. Binder ( Aufruf in vereinfachter Eingabe enthalten: ALL name ) 

Der auf dem 80535-Übungssystem ablauffähige Maschinenkode wird von dem Binder-Programm XLINK 

erzeugt und in ein gegen Übertragungsfehler gesichertes Dateiformat (Intel-Hex-Format) gebracht. Diese Datei 

kann sodann ins Zielsystem übertragen und gestartet werden. 

3.1 Aufruf des Binders 

Der Binder kann in zweierlei Modi, dem Kommando-Datei-Modus oder im Kommando-Zeilen-Modus gestartet 

werden; letzterer wird hier näher erläutert. 

Aufruf des Binders in der Kommando-Zeilen-Betriebsart: 

XLINK Objektdatei(en) [-Optionen] 

Objektdatei(en): Eine oder mehrere Objektcodedatei(en) (Name.R03), welche vom Assembler 

erzeugt wurden. Namenserweiterung ".R03" kann weggelassen werden. 

Optionen: Parameterliste zur Steuerung des Binderlaufs. 

Beispiele der hier benötigten Parameter: 

-c8051: Angabe des Prozessortyps; immer erforderlich 

-Fformat: Dateiformat, in dem der vom Binder erzeugte Maschinenkode gespeichert wird; fehlt 

der –F Parameter wird Code im Intel-Hex Format erzeugt 

-o name.: Dateiname, unter dem der erzeugte Maschinenkode gespeichert wird. "." bewirkt, daß 

der Name keine Erweiterung erhält; diese Datei kann mittels Terminalemulations- 

programm direkt ins Übungssystem übertragen werden. 

Beispiel für einen Binderaufruf: XLINK TEST -c8051 -o TEST 

Das Programm XLINK lädt die Objektkodedatei TEST.R03, erzeugt Maschinenkode für Prozessoren aus der 

8051-Familie und speichert diesen im Intel-Hex-Format in einer Datei mit dem Namen TEST 

4. Terminalprogramm ( Eingabe: MT ) 

Damit das MVUS 535 und der PC miteinander Daten austauschen können, sind in beiden aufeinander 

abgestimmte Kommunikationsprogramme notwendig. Im Übungsgerät stellt das eingebaute Betriebssystem 

MONITOR 51 diese Funktion zur Verfügung (startet automatisch nach Einschalten der Stromversorgung). Im 

PC wird zu diesem Zweck ein Terminalemulationsprogramm durch Eingabe von "MT" gestartet. Die 

Benutzereingaben werden an das Übungsgerät und dessen Ausgabe auf den Bildschirm geleitet. Das Programm 

MT wird über folgende Funktionstasten gesteuert: 

F1 : Terminalemulationsprogramm beenden 

F2 : Übertragen von Maschinenprogrammen vom PC in den Programmspeicher des MVUS 535 

Nach Betätigung einer dieser Funktionstasten fordert das Terminalprogramm eine Bestätigung oder die Eingabe 

eines Dateinamens (ohne ".ERW"). 

Das übertragene Programm kann sodann durch Eingabe von "G adresse" gestartet werden, 

z. Bsp.: g 100 (Adresse hexadezimal angeben). 

5. Vereinfachung des Ablaufs einer Programmentwicklung ( Eingabe: ALL name ) 

Um den Aufruf von Assembler und Binder zu vereinfachen, ist auf dem PC eine Batch-Datei namens "ALL" 

vorhanden, welche durch Eingabe von "ALL Quelltextdateiname" (ohne Namensergänzung) gestartet wird. 

Wird ALL ohne Quelltextdateinamen gestartet, erscheint ein Hinweis auf dem Monitor, andernfalls wird der 

Assembler aufgerufen, der die Objektkode- (name.R03) und Protokolldatei (name.LST) erzeugt. Traten 

während der Assemblierung keine Fehler auf, startet das Binder-Programm und erstellt den ablauffähigen 

Maschinenkode im Intel-Hex-Format (name). 

Im Fehlerfall wird der Editor aufgerufen, welcher Quell-(name.S03) und Protokolldatei (name.LST) zur 

Fehlerbeseitigung öffnet.



Betriebssystemkommandos des MONITOR-51 

Das Einfach-Betriebssystem MONITOR-51 liegt speicherresident im EPROM der 80535-Rechnerplatine. 

Über die serielle Schnittstelle der 80535-Rechnerplatine kann per Terminal (beim MVUS-80535 der PC mit 

Terminalprogramm MONTERM MT ) mit den MONITOR-51-Kommandos gearbeitet werden. 

Wichtigste MONITOR-51-Kommandos 

Parametereingabe grundsätzlich nur in hexadezimaler Form ohne spezielle Kennzeichnung als hexadezimaler 

Wert (z.B. H oder $ ) 

Parameter können wahlweise durch Leerzeichen (Blank) oder Komma getrennt werden. 

Mit dem Kommando HELP kann eine Kurzbeschreibung aller MONITOR-Kommandos ausgegeben 

werden. 

Die Kommandos zum 

Anzeigen D_ : 'Display' Speicherzelle(n) 

Verändern E_ : 'Enter' Speicherzelle 

u. Beschreiben FILL_ : Speicherzelle(n) mit konstantem Wert füllen 

der Speicherbereiche beziehen sich (Kennbuchstaben C, D,I und X ) auf die vier möglichen Speicherbereiche: 

- C Programmspeicher(bereich) DC- ausgeben, EC-verändern oder FILLC- füllen 

DC startaddr, endaddr 

EC address 

FILLC startaddr, endaddr, wert 

- D ist der interne, direkt adressierbare Datenspeicher. 

128 Byte 'unteres' RAM und SFR im 'oberen ' Adressbereich 

DD startaddr, endaddr 

ED address 

FILLD startaddr, endaddr, wert 

- I ist der interne, indirekt adressierbare Datenspeicher 

128 Byte 'unteres' (00-7F h) und 128 'oberes' ( 80-FF h) RAM 

DI startaddr, endaddr 

EI address 

FILLI startaddr, endaddr, wert 

- X meint den externen Datenspeicher ( max 64kByte ) 

DX startaddr, endaddr 

EX address 

FILLX startaddr, endaddr, wert 

- B umfaßt den bitadressierbaren Speicherbereich im internen 'unteren' RAM (RAM-Adressen 20- 

2F h) mit den Bitadressen 00 - 7F h und die bitadressierbaren SFR im 'oberen' Adreß- 

bereich mit den möglichen Bitadressen 80 - FF h (128 - 256) 

DB bit-startaddr, bit-endaddr 

EB bit-address 

FILLB bit-startaddr, bit-endaddr, bit-wert 

X ermöglicht das Ändern des Registerinhaltes 

X bringt die aktuellen Registerinhalte in folgender Form zur Anzeige :



RA RB R0 R1 R2 R3 R4 R5 R6 R7 PSW DPTR SP PC 

xx xx xx xx xx xx xx xx xx xx ---Rn--- xxxx xx xxxx 

RA Akkumulator ACC 

RB Hilfsakkumulator B 

R0 - R7 Register R0 bis R7 der aktuellen Registerbank Rn 

PSW Prozessor-Status-Wort 

DPTR Datenzeiger (Datapointer ) bestehend aus DPH und DPL 

SP Stapelzeiger ( Stackpointer ) 

PC Befehlszähler (Program-Counter ) 

xx, xxxx sind die aktuellen Inhalte in Hexdarstellung 

Bei Monitorbefehlen, die Zelleninhalte verändern (z.B. E- und X-Befehl oder Zeilenassembler) gilt folgendes: 

- der angezeigte, momentane Inhalt bleibt unverändert. Es wird weiter gesprungen 

- das jeweilige Kommando wird beendet 

- wert oder befehl, die neue Eingabe ersetzt den vorhergehenden Inhalt 

Der Disassembler ermöglicht das Umwandeln (Rückübersetzen) vom Programmspeicherinhalt 

(Maschinencode) in die Assemblermnemonik, allerdings ohne Labels und Symbole. 

Fehlen die Adressangaben, so werden 10 Befehle ausgegeben. 

U startadr, endadr 

Der Zeilenassembler (Inline-Assembler) dient der zeilenweisen Eingabe von Befehlen. Als 

Sprungziele müssen die Zeilennummern (Byteadressen) angegeben werden. 

Alle Werte nur hexadezimal ohne h 

A adress 

Der GO-Befehl startet einen Programmlauf ab Startadresse. Fehlt die Angabe der Startadresse wird ab 

aktuellem Befehlszählerinhalt PC gestartet. 

G startadr [,breakadr] 

TRACE ermöglicht einen Programmlauf im Einzelschrittbetrieb. Fehlt die Angabe der Schrittanzahl 

wird nur 1 Befehl abgearbeitet. Angezeigt werden die Registerinhalte vor der Befehlsausführung. 

T [anzahl] 

PROCEDURE wie TRACE, aber Unterprogramme werden als ein Programmschritt abgearbeitet. 

P [anzahl] 

Mit Abbruchpunkten kann man Programmverläufe an Haltepunkten (Breakpoints) stoppen. 

Maximal 10 Abbruchpunkte können definiert werden und die Abbruchpunkte werden durch eine Zahl 1 - 10 

benannt. 

BS adress Abbruchpunkt festlegen 

BK ALL alle Abbruchpunkte löschen 

BK bp,... alle benannten Abbruchpunkte löschen 

BL alle Abbruchpunkte ausgeben 

BD ALL alle Abbruchpunkte sperren 

BD bp,.. alle benannten Abbruchpunkte sperren 

BE ALL alle Abbruchpunkte freigeben 

BE bp,.. alle benannten Abbruchpunkte freigeben



Assembler 

Der A8051-Assembler ist ein Übersetzungsprogramm, das auf dem PC läuft (daher Cross-Assembler), und aus 

einem Quellprogramm (name.S03) den Maschinencode (name.R03) für den 80535-Mikrocontroller erzeugt. 

Es werden folgende Ausgabedateien erzeugt: 

- name.R03 Objectprogramm (Maschinencode), nur wenn Assemblierung fehlerfrei 

- name.LST Assemblerlisting mit Fehlermeldungen 

Jede Zeile im mnemonischen Quelltext stellt eine Informationseinheit dar. 

Kommentar: Beginnt in beliebiger Spalte immer mit Semikolon und reicht bis zum Zeilenende. Was 

nach dem Semikolon steht wird vom Assembler ignoriert. 

Label: symbolische Adresse, endet mit Doppelpunkt (optional), max. 20 Zeichen 

LOOP: MOV A,70h 

TAB: DB 00, 01, 02, 03,... 

Symbol: Bezeichner, dem ein Wert zugeordnet wird, endet ohne Doppelpunkt, muß immer in erster 

Spalte der Zeile beginnen. 

BEREICH EQU 0A1h 

ANZAHL = 50000 

Befehl: ab Spalte 2 beliebig positionierbar, entweder 80535-Befehl oder Assembleranweisung 

(Pseudobefehl, der keinen Maschinencode erzeugt) 

Operand: durch mindestens eine Leerstelle vom Befehl getrennt, mehrere Operanden durch Komma 

getrennt. 

DJNZ R0 , LOOP 

Assembleranweisungen ( Pseudobefehle, Direktiven )) 

erzeugen keinen Maschinencode sondern dienen zur Steuerung des Assemblers und bieten Programmierhilfen. 

Durch die ORG-Anweisung wird die vorgegebene Lage der folgenden Befehle oder Daten im 

Programmspeicher absolut festgelegt (absolute Adressierung) 

ORG adresse bestimmt die Anfangsadresse des folgenden Befehls bzw. Datenbereichs. 

Beispiel: ORG 200h 

MOV P1,#0FFh 

- - 

Alle folgenden Bytes werden ab Adresse 200 H fortlaufend angeordnet. 

END-Anweisung Jedes Assembler-Programm muß durch eine END-Anweisung (letzter Befehl) 

abgeschlossen werden. 

EQU-Anweisung weist einem Namen ( Symbol ) einen Wert zu. 

Beispiel: OTTO EQU 0FFh 

gleichbedeutend mit OTTO = 11111111b 

DB Define Byte erlaubt das Setzen von Bytes mit konstanten Werten, beginnend ab der Stelle des 

Aufrufes. Die Werte müssen jeweils im Bereich 0-255 liegen und es sind soviele 

zulässig, wie auf eine Zeile passen. 

Beispiel: TAP: DB 0FAh, 10, 00101011B, AFFE, 'B' 

DW Define Word, dient zum Setzen von 16-Bit-Werten. 

Beispiel: MAXWERT: DW 65535, 'AB', 4142h 

DS Define Storage, reserviert die Anzahl der angegebenen Bytes d.h. der Assembler erhöht seinen 

Programm-Zähler um diesen Wert. 

Beispiel: TAP: DS 16 ;16 Byte werden reserviert



Operandentypen und Operandensyntax 

- Feststehende Bezeichner des Assemblers sind unverändert zu übernehmen z.B.: A, AB, C, 

@A+PC, @A+DPTR, DPTR usw. 

- Registerbezeichner R0.... R7 

- Registerindirektbezeichner @R0 @R1 

- Immediate-Daten (Konstanten im Befehl) werden durch vorangestelltes # bezeichnet. 

Hexadezimalen Konstanten wird ein H (h) hintenangefügt 

Binären " B (b) " 

Werte ohne hintenangefügtes H oder B sind dezimal (auch d ) 

MOV DPTR,# 1234 H+10001110 B-123 = MOV DPTR,# 1247 h = MOV DPTR, # 4679 

- Spezialfunktionsregister SFR können entweder durch den fest vorgegebenen Bytebezeichner 

(symbolische Adresse) oder durch Angabe der Direktadresse adressiert werden ( dadr ) 

Bytebezeichner müssen mit Großbuchstaben geschrieben werden. 

MOV A,IRCON = mov a,0c0h 

Um übersichtliche Assemblerprogramme zu erhalten, sollte man für die Adressierung der SFR nur die 

symbolische Bytebezeichner (und nicht die Direktadresse dadr) verwenden. 

- interne direkt adressierbare RAM-Byte ( 'untere' 128 RAM-Bytes ) können entweder symbolisch 

(Definition durch EQU) oder durch die Byteadresse adressiert werden 

MOV A,7FH = MOV A,127 

- Bit-Adresse _ Adressierung der SFR-Bit über einen der bitadressierbaren SFR-Bezeichner, 

gefolgt von einem Punkt und der Bitnummer 

MOV C,IRCON.3 = mov C,IRCON.3 

oder mit dem symbolischen Bit-Bezeichner (Großbuchstaben) 

MOV C,IEX4 = mov c,IEX4 

_ Adressierung der RAM-Bit innerhalb des controllerinternen RAMs sind 128 Bit aus 16 Byte 

(20 H bis 2F H) bitadressierbar und zwar entweder durch 

a) Angabe der Bitnummer mov C,115 = MOV C,73h 

oder 

b) Angabe der Bit über Byteadresse und Bitnummer MOV C,22H.5 = MOV C,21 

- Sprungadressen Je nach Adressierungsart werden die Sprungziele auf Erreichbarkeit geprüft 

. ACALL und AJMP nur Sprungziele innerhalb des gleichen 2K- Blockes 

. LCALL und LJMP keine Einschränkung des adressierbaren Bereiches (Sprungziele im gesamten 

64 KByte Programmspeicher möglich) 

. relative Adressierung (SJMP, JB, JNB, JC, JNC,..) möglich sind Sprungziele im Bereich -128 bis 

+127 Bytes bezogen auf das erste Byte des dem Sprungbefehl folgenden Befehls. 

. bei indirekter Adressierung (Adresse in Register), wird dem Registernamen ein @ vorangestellt.



Befehlsaufbau des 80535 

Jeder Befehl besteht aus minimal 1 Byte bis maximal 3 Byte. 

Das 1. Byte eines Befehls enthält immer den sogn. Operationscode ( Opcode ). In dem einen Byte lassen sich 

insgesamt 256 Befehle (Arbeitsanweisungen) binär codieren. 

Da der Operationsteil durch die Assemblermnemonik gekennzeichnet wird ( MOV ..; INC ..; ADD ..) ist der 

binäre Opcode für die Programmierung von geringem Interesse. 

Befehlsaufbau 80535 

MOV A,R0 MOV A,#56 h MOV DPTR,#1000 h 

Assembler- XCH A,@R1 JZ LOOP LJMP 8000 h 

befehle CLR C INC 34 h JNB P1.0,LOOP 

Befehlslänge 1 Byte 2 Byte 3 Byte 

Befehlsaufbau Op-Code Op-Code Op-Code 

Datenbyte od. High-Byte von 

8-Bit-Adresse Adresse od. Daten 

8-Bit Distanz od. 8-Bit-Adresse 

Low-Byte von 

Adresse od.Daten 

od. 8-Bit-Distanz 

Der Operandenteil, bestehend aus dem zweiten und eventuell drittem Byte gibt Ziel, Quelle oder Konstante 

einer Operation an. 

In der Assembler-Mnemonik des Operandenteils wird immer zuerst das Ziel und dann die Quelle angegeben. 

OPCODE !! ZIEL , QUELLE 

Beispiel: MOV A , R7 ; Ziel ist Akku , Quelle ist R7 

MOVC A , @A+DPTR ; Quelle ist dieProgrammspeicherzelle, deren Adresse 

aus Inhalt von DPTR und Akku gebildet (addiert) wird 

Die Anordnung von 16-Bit Werten (Sprungziel oder Konstante) erfolgt im byte-organisierten 

Programmspeicher in folgender Anordnung: 

Low Byte ( der Adresse od. Konstanten) -> High Adresse 

High Byte -> Low Adresse 

Adresse Programmspeicherinhalt 

ORG 1000 h 1000 12



Adressierungsarten 

Register-Adressierung Adresse bzw Kennung der Register ist bereits im Opcode enthalten, bezieht 

sich für R0 - R7 auf jeweils gewählte Registerbank 0 -3 und gibt es für Akku 

MOV A,R0 A (ACC), B- Hilfsregister , Carry-Bit CY und Datenpointer DPTR 

INC DPTR 

ADD A,R7 

Direkte Adressierung der Operand wird durch eine 8 oder 16 Bit-Adresse gekennzeichnet ( dadr ). 

MOV A, 00 Vom Datenspeicher sind nur die internen 'unteren' 128 Byte des RAM (00-7F h) 

LJMP 1000 h und die Spezial-Funktions-Register SFR direkt adressierbar. 

MOV PSW,7F h 

Indirekte Adressierung Adresse des Operanden befindet sich entweder in R0 bzw. R1 (8 Bit) oder 

im Datapointer DPTR (16 Bit) 

MOVX A,@R1 Der externe Datenspeicher kann mit R0,R1 (8-Bit-Adreßzeiger ) oder mit 

MOVX @DPTR,A dem Datenpointer DPTR (16-Bit-Adreßzeiger für den gesamten Adreßraum ) 

indirekt angesprochen werden. 

MOV @R0,SP Der interne Datenspeicher muß über R0 oder R1 (8 Bit) indirekt 

MOV A, @ R1 angesprochen werden 

Unmittelbare Adressierung ->unmittelbare Wertzuweisung bezieht sich auf konstante Daten, die 

MOV R7,# 23 Teil eines Befehls sind, d.h. unmittelbar auf den Opcode folgen. 

Indirekte, indizierte Adressierung ist eine indirekte Adressierung, bei der zum Basis-Adreßregister 

MOVC A,@A+DPTR (DPTR oder Programm-Counter PC) der Inhalt eines Indexregisters (nur 

MOVC A,@A+PC Akku ) addiert wird und das Ergebnis die gewünschte Adresse ergibt. 

JMP @A+DPTR 

Relative Adressierung Sprungbefehle mit direkter Adressierung ( LJMP 1000 h) benötigen 3 Byte, 

nämlich den Opcode und die 16-Bit-Adresse. 

Alle bedingten und ein unbedingter Sprungbefehl benötigen beim 80535 nur 

SJMP RELADR eine relative Adresse von einem Byte. 

JZ VORW Diese vorzeichenbehaftete 8-Bit-Dualzahl im Zweierkomplement (-128 bis 

DJNZ R0,ZUR +127 ) wird zum Inhalt des Programmzählers PC addiert und damit der 

Sprung ausgeführt. 

Der Sprung-Zielbereich beträgt daher +127 bis -128 Programmspeicherbytes 

relativ zum Byte, das dem Sprungbefehl folgt. 

Die Berechnung dieser Distanz überläßt man dem Assembler, indem man die 

Zieladresse symbolisch als sogn. Label angibt.



Registerstruktur 

Akkumulator - wichtigstes Arbeitsregister, ein Vielzahl von Funktionen sind nur mit/über den Akku 

möglich. Wenn mit A bezeichnet, dann registeradressiert, d.h. der Akku ist bereits 

im Befehl ( Op-Code) implizit kodiert 

Wenn mit ACC bezeichnet, dann als SFR direkt adressiert und erfordert im Befehl 

ein zusätzliches Adreßbyte (dadr ). 

B-Hilfsakkumulator, ein SFR-Register das für Multiplikation und Division unbedingt benötigt wird 

symbolische SFR absolute 

Adressen Adressen PSW CY AC F0 RS1 RS0 OV F1 P D0 h 

B F0 Das SFR PSW 

ACC E0 

PSW D0 

Registerbank-Auswahl 

RS1 RS0 Registerbank Adressen der 8 Register 

DPH 83 0 0 0 0 bis 7 ( 00 h – 07 h ) 

DPL 82 0 1 1 8 bis 15 ( 08 h – 0F h) 

SP 81 1 0 2 16 bis 23 (10 h – 17 h ) 

80 1 1 3 24 bis 31 (18 h – 1F h ) 

R0 - R7 8 Arbeitsregister einer aus vier (0-3)auszuwählenden Registerbank. Die Auswahl der 

Registerbank erfolgt durch die Bit RS1 und RS0 im PSW. 

Beispiel: Registerbank 2 einstellen 

CLR RS0 

SETB RS1 

Da die 4 * 8 Register identisch mit dem internem RAM von 00 - 1F h sind , ist für 

diesen Bereich neben der Registeradressierung ( INC R4 ) auch die direkte ( INC 04 ) 

und indirekte ( INC @R1 ) Adressierung möglich. 

R1 und R0 sind die 8-Bit Adreßzeiger für den internen Datenspeicher (indirekte Adressierung). 

DPTR Datapointer ( 16 Bit Adreßzeiger ) für indirekte Adressierung des externen Daten- 

speichers. Besteht aus den beiden SFR DPH (83 h) und DPL (82 h) 

PSW Programm-Status-Word direkt bitadressierbares SFR (D0 h), enthält: 

CY Carry-Bit, zeigt Über- oder Unterschreitung des 8-Bit-Zahlenbereiches bei vorzeichenloser 

Arithmetik an. Weitere wichtige Aufgabe bei Bitverarbeitungsbefehlen als Bit-Akkumulator 

AC Hilfs-Carry-Bit ( Auxilary-Carry ) Übertrag vom niederwertigen in das höherwertige 

Halbbyte für Dezimal-Korrektur bei BCD-Arithmetik 

OV Overflow-Bit, zeigt Über- oder Unterlauf bei vorzeichenbehafteter Arithmetik an. 

F0,F1 Benutzer Flag, für Anwender beliebig verwendbar 

RS1,RS0 Bestimmt die aktuelle eingestellte Registerbank ( RB 0 – 3 ) 

P Paritätsbit Ergänzt die Anzahl der im Akku stehenden Einsen auf eine gerade Anzahl 

(gerade Parität) . Da das Paritätsbit durch ein hardwaremäßig fest mit dem Akku 

verbundenes Schaltnetz gebildet wird, kann es nur gelesen und nicht softwaremäßig 

verändert werden ( Kein SETB P oder CLR P möglich !! ) 

Nach RESET ist PSW-Inhalt -> 00



Stapel ( Stack oder Kellerspeicher ) 

Der Stapel ist ein variabler Speicherbereich im internen RAM, der für die Zwischenspeicherung von 

Daten und Adressen nach dem LIFO-Prinzip ( Last In First Out ) mit Hilfe des Stapel-Zeigers SP 

verwaltet wird. 

Der Stapelbeginn kann durch Initialisierung des Stapelzeigers SP variabel festgelegt werden. 

z.B. MOV SP,# 7F h 

Der Stapel wächst mit jedem PUSH-Befehl um 1 Byte und mit jedem Unterprogrammaufruf oder 

Interrupteinsprung um 2 Byte (Rücksprungadresse) in Richtung zunehmender RAM-Adressen und 

verkleinert sich um die gleichen Werte bei jedem POP-Befehl bzw. RET- oder RETI-Befehl. 

Programm: ------- 

PUSH PSW 

PUSH ACC PUSH Stapel POP 

------- 

------- 

POP ACC SP 0B 0B FE FE ACC 

POP PSW 

0A 11 

11 PSW 

09 xx 

08 yy Beginn d. Stapels 

nach RESET 

07 (SP = 07 ) 

00 

Adresse 

internes 

RAM 

SP Stapel-Zeiger ( Stack Pointer ) 

SFR-Register, das immer die aktuelle 8-Bit-Adresse (Top of Stack) des Stapels im internen 

RAM enthält. Der SP wird vor jeder Schreiboperation auf den Stapel inkrementiert und 

nach jeder Leseoperation dekrementiert. 

Nach RESET enthält SP die Adresse 07, d.h. der Stapel würde , wenn der SP nicht verändert 

wird, im internen RAM bei Adresse 08 beginnen. 

Ein PUSH-Befehl schreibt nach dem Inkrementieren des Stapelzeigers (Stackpointers) SP das 

direkt adressierte Byte in das interne RAM-Byte, dessen Adresse im Stapelzeiger steht (indirekte 

Adressierung). 

POP liest den Inhalt des im SP adressierten internen RAM-Bytes in das direkt adressierte Ziel und 

dekrementiert danach den Stapelzeiger SP. 

Bei der Ausführung von LCALL-Befehlen (Sprung nach Unterprogramm oder Interrupt-Service- 

Routine) wird die Rücksprungadresse (PC-Inhalt = Adresse des auf den LCALL-Befehl folgenden 

Bytes) in der Reihenfolge Low-Adressbyte PC-low, High-Adressbyte PC-high auf dem Stapel 

zwischengespeichert 

Mit dem Rücksprungbefehl (RET oder RETI) werden die beiden oberen Byte auf dem Stapel 

zurück in den Befehlszähler PC gebracht und damit der Rücksprung ausgeführt.



Datentransfer 

In der Assembler-Mnemonik steht das Ziel eines Transfers links vom Komma des Operandenteils und 

die Quelle rechts davon. 

MOV A,R6 

Einen Überblick über die Möglichkeiten des Datentransfers intern sowie mit den externen Daten- und 

Programmspeichern zeigt die folgende Tabelle: 

Die häufigsten Transferbefehle sind die MOVE-Befehle für Datentransfer im internen RAM und 

SFR-Bereich 

Adressierung Maschinen- 

Mnemonik Operation Dir Ind Reg Kon zyklen 

MOV A,[Quelle] A



Sprungbefehle 

Unbedingte Sprungbefehle 

hängen von keiner Bedingung ab und werden immer ausgeführt. Ein unbedingter Sprung ist in der 

Ausführung nichts anderes als das Beschreiben des Programmzählers (Programmcounter) PC mit 

dem neuen Wert (Adresse) des Sprungbefehls. 

Mnemonik Operation Operand Ausführung Byte Masch.Zykl. 

LJMP 16Bitadr. Sprung im gesamten 16Bitadr. 16Bitadr. überschreibt 3 2 

64kByte Programmsp. Befehlszähler PC 

SJMP rel Sprung im Bereich 8Bitadr. PC + / - rel 2 2 

- 128 < Byte > +127 

AJMP 11Bitadr. Sprung innerhalb 11Bitadr. 11 Bit überschreibt 2 2 

2kByte Bereiches den PC 

JMP @A+DPTR Sprung im gesamten - Inhalt v. ACC+DPTR 1 2 

64kByte Programmsp. überschreibt PC 

Die JMP-Befehle unterscheiden sich in der Form ihrer Zieladresse: 

LJMP 16badr ist drei Byte lang und beeinhaltet eine 16-Bit-Sprungadresse. Es ist somit jedes 

Sprungziel im 64kByte-Adreßraum erreichbar. Die Anordung der drei Byte im 

Programmspeicher ist folgende: 

Adresse Inhalt 

xxx0 OPCode 

xxx1 High-Adreßbyte 

xxx2 Low -Adreßbyte 

AJMP 11badr ist nur zwei Byte lang, wobei die drei höchstwertigen Bit der 11-Bit-Adresse im 

ersten OPcode-Byte untergebracht werden. 

Die 11 Adreßbit werden in die niederwertigsten 11 Bit des Programzählers PC 

geschrieben. Damit muß das Sprungziel im selben 2kByte-Block liegen, wie der 

nächste auf AJMP folgende Befehl 

SJMP 8badr ist 2 Byte lang, wobei das Sprungziel im 2. Byte als relative Adresse im Bereich 

von -128 bis +127 angegeben wird (eine Distanz, relativ zum folgenden Byte, als 

vorzeichenbehaftete 8-Bit-Dualzahl dargestellt ) 

Relative Adressierung hat den Vorteil, daß der Maschinencode überall im 

Programmspeicher ablauffähig ist (relozierbar). 

JMP @A+DPTR ist ein indirekter 1-Byte-Sprungbefehl, bei dem die 16Bit-Zieladresse durch 

Addition des Inhaltes von Datapointer DPTR und Akku ACC gebildet wird



Unterprogramm-Aufrufe 

CALL-Befehle sind unbedingte Sprungbefehle, bei deren Ausführung noch zusätzlich die Adresse 

des auf den CALL-Befehl folgenden Bytes (Rücksprungadresse) auf dem Stapel (Stack) 

abgespeichert wird. 

Dabei wird die 16-bit-Adresse in der Reihenfolge: 

zuerst das niederwertige PC-Byte ( PC-low ) 

und dann das höherwertige PC-Byte ( PC-high ) auf den Stapel gebracht. 

Für die beiden CALL-Befehle 

ACALL 11badr 

u. LCALL 16badr 

gilt bezüglich der Sprungzieladresse das gleiche wie für die JMP-Befehle. 

Bei CALL-Befehlen ist das Sprungziel der Anfang (Adresse d. ersten Byte) eines 

Unterprogramms, das immer mit einem Return-Befehl RET beendet werden muß. 

Der RET-Befehl holt die Rücksprungadresse vom Stapel und führt den Sprung aus (lädt den PC 

damit), d.h. das aufrufende Programm wird hinter dem CALL-Befehl weitergeführt. 

Im Unterprogramm muß darauf geachtet werden, daß der RET-Befehl auch tatsächlich die 

Rücksprungadresse vom Stapel holt und der sicherste Weg ist dafür zu sorgen, daß der Zustand des 

Stapels vor dem Return-Befehl der gleiche wie nach dem Einsprung in das Unterprogramm ist. 

Mnemonik Operation Operand Ausführung Byte Zyklen 

LCALL 16Bitadr Sprung zu UP im 16Bitadr. 16Bitadr. überschreibt 3 2 

64kByte Programmsp. PC, PC-alt auf Stapel 

ACALL 11Bitadr Sprung zu UP inner- 11Bitadr. 11Bitadr. überschreibt 2 2 

2 kByte Bereiches PC, PC-alt auf Stapel 

RET Rücksprung aus UP - Rücksprungadresse von 1 2 

Stapel überschreibt PC 

RETI Rücksprung aus Interrupt - wie RET, zusätzlich Meldung 1 2 

Service-Routine ISR an Interrupt-System 

Programm: ------- 

------- 

1000 LCALL UPR PUSH Stapel POP 

1003 MOV ---- 

------- 

SP 0B 0B 10 

0A 03 

09 xx 2. 1. 

UPR: PUSH PSW 

PUSH ACC 08 yy 10 03 PC 

--------- 

---------- 07 PC-high PC-low 

POP ACC 

POP PSW internes 

RET RAM 

00 

Adresse 

Stapel nach Ausführung des LCALL-Befehls



Bedingte Sprungbefehle 

werden nur ausgeführt, wenn die Sprungbedingung erfüllt ist. Ansonsten wird der Sprungbefehl 

ignoriert und das Programm mit dem folgenden Befehl fortgesetzt. 

Alle bedingten Sprungbefehle benutzen die relative Adressierung, d.h. das Sprungziel muß im 

Bereich von -128 bis +127 Bytes relativ zur Adresse des Befehls liegen, der auf den Sprungbefehl 

folgt. 

Beim DJNZ-Befehl (Dekrementiere und springe wenn ungleich 0 ) wird zuerst das Register oder 

die direkt adressierbare Speicherzelle um 1 erniedrigt und wenn dann der Inhalt ungleich Null ist, wird 

der Sprung ausgeführt. 

Beim CJNE-Befehl ( Vergleiche und springe wenn ungleich ) wird vom 1.Operanden (Akku, 

Register oder indirekte Speicherzelle) der 2.Operand testsubtrahiert ( verglichen ) und wenn die 

beiden Werte ungleich sind, dann wird gesprungen. 

Das Carry-Bit wird entsprechend dem Ergebnis der Testsubtraktion gesetzt: 

CY=0 wenn Ergebnis ≥ 0 

CY=1 wenn Ergebnis < 0 

und damit kann per Programm festgestellt werden, welcher der beiden Operanden größer bzw. kleiner 

war. 

Testsubtraktion ist eine Subtraktion, bei der das Ergebnis in keinem Register erscheint, sondern nur 

die Flags im PSW dem Ergebnis entsprechend gesetzt werden 

Mnemonik Operation Operand 1 Operand2 Operand3 Byte Masch.Zykl. 

JZ rel Sprung,wenn ACC= 0 8Bitadr. 2 2 

JNZ rel Sprung,wenn ACC ≠ 0 8Bitadr. 2 2 

DJNZ op1,rel op1 =op1 – 1 Rr, dadr 8Bitadr 2 2 

Sprung, wenn op1 ≠ 0 

CJNE A,op2,rel Vergleiche A – op2 Akku dadr,konst 8Bitadr. 3 2 

Sprung,wenn A ≠ op2 

CJNEop1,op2,rel Vergleiche op1-op2 Rr, @Ri 8konst 8Bitadr 3 2 

Sprung wenn ungleich 

Mit DJNZ- und CJNE-Befehlen lassen sich auf einfache Weise Programmschleifen erstellen. 

Eine Schleife besteht aus einer Folge von Befehlen, die solange durchlaufen werden, bis diese durch 

das Auftreten des Abbruchkriteriums verlassen wird. 

Endlosschleifen ohne Abbruchkriterium können nur harwaremäßig durch Interrupt oder RESET 

beendet werden. 

Zähler sind Programmschleifen, bei deren Durchlaufen der Inhalt jedesmal inkrementiert ( +1 ) oder 

dekrementiert ( -1 ) wird. 

Möglich sind die Abfrage am Schleifenende oder zu Beginn der Schleife, um Anfangswert = Endwert 

richtig zu erkennen. 

Reine Zählschleife ( Ausführung 200 mal ) 

MOV R5,#200 MOV R5,# 00 

LOOP: DJNZ R5,LOOP LOOP: INC R5 

CJNE R5,# 200,LOOP



Logische Befehle 

Es stehen die vier logischen Funktionen UND, ODER, XOR und NICHT zur Verfügung, die 

byteweise, d.h. jeweils 8 bit parallel ausgeführt werden. 

Der erste Operand ist entweder der Akku A oder eine direkt adressierbare Speicherzelle und das 

Verknüpfungsergebnis erscheint entsprechend entweder im Akku oder in der Speicherzelle. 

Mnemonik Operation Operand1 Operand2 Ergebnis 

ANL op1,op2 UND A Rr, @Ri, dadr, konst A 

dadr A, konst dadr 

ORL op1,op2 ODER A Rr, @Ri, dadr, konst A 

dadr A, konst dadr 

XRL op1,op2 Exclusiv-ODER A Rr, @Ri, dadr, konst A 

XOR dadr A, konst dadr 

CPL A NICHT A A 

COMPLEMENT 

CLR A Löschen A A 

Durch das sogn. Maskieren lassen sich in einem Byte einzelne Bit gezielt verändern. 

Durch die mit dem 'Boolschen Prozessor' mögliche Einzelbitverarbeitung des 80535 ist das 

'Maskieren' nur dann vorteilhaft, wenn das Register oder die Speicherzelle nicht bitadressierbar sind, 

und der Inhalt zwecks gezielter Veränderung zuerst in ein bitadressierbares Register (z.B. Akku) 

gebracht werden müßte. 

Logische Befehle und ihre Funktion beim 'Maskieren' 

Befehle Funktion Wirkung des Maskenbit 

Bit=1 Bit=0 

XRL XOR invertiert erhält 

ANL UND erhält löscht=0 

ORL ODER setzt=1 erhält 

Beispiele: XOR UND ODER NICHT 

vorher 1010 1001 1010 1001 1010 1001 1010 1001 

Maske 1111 0000 1111 0000 1111 0000 

------------ ------------- ------------ ------------- 

nachher 0101 1001 1010 0000 1111 1001 0101 0110 

Aufgabe: höherwertiges Akku-Halbbyte (Nibble) Null setzen, niederwertiges nicht verändern 

Lösung: ANL A,# 0F h 

Aufgabe: Das Bit PCON.2 auf 1 und das Bit PCON.5 auf 0 setzen, sowie PCON.7 invertieren, 

ohne die anderen Bit zu ändern. Das SFR PCON ist nicht bitadressierbar. 

Lösung: ORL PCON,# 04 h ; setzt PCON.2 auf 1 

ANL PCON,# 0DF h ; setzt PCON.5 auf 0 

XRL PCON,# 10000000 b ; invertiert PCON.7



Schiebebefehle (Rotierbefehle) 

schieben bitweise den Inhalt des Akkus A um eine Stelle nach links oder rechts. 

Bei der Ausführung der Schiebebefehle bildet der Akkumulator mit/ohne Carrybit CY ein serielles 

9/ 8bit-Schieberegister. 

Logisches, arithmetisches und zyklisches Schieben werden in der Computertechnik unterschieden. 

Der 80535 kennt nur zyklische Schiebebefehle ohne Carry ( RL A/ RR A ) 

und mit Carry (RLC A/ RRC A ). 

RL A rotiere Akku um 1 Bit nach links 

RLC A rotiere Akku einschließlich CY –Flag um 1 Bit nach links 

RR A rotiere Akku um 1 Bit nach rechts 

RLC A rotiere Akku einschließlich CY –Flag um 1 Bit nach rechts 

logisches Schieben -> in frei werdende Stelle eine 0 nachziehen, das herausfallende Bit geht ins Carry-Flag 

CY ACC 

0 CY 0 

vorzeichenlose Dualzahl * 2 n vorzeichenlose Dualzahl / 2 n , Rest im Carry 

logisch links logisch rechts 

arithmetisches Schieben -> die Operanden werden als vorzeichenbehaftete Dualzahlen behandelt, 

das Links- Schieben entspricht völlig dem logischem Links-Schieben 

beim arithmetischen Rechts-Schieben bleibt das höchstwertige Bit 7 MSB erhalten (Vorzeichen ) 

CY ACC ACC CY 

0 

vorzeichenbehaftete Dualzahl * 2 n vorzeichenbehaftete Dualzahl / 2 n 

arithmetisch links = logisch links arithmetisch rechts 

zyklisches Schieben -> frei werdende Stelle wird durch herausgeschobenes Bit ersetzt. Es geht kein Bit 

verloren. CY ACC 

CY ACC 

RR A schiebe Akku ohne CY um 1Bit RRC schiebe Akku mitsamt CY über CY im Ring 

RL A im Ring RLC 

zyklisch links / rechts 

Beispiele: 

logisch rechts für 80535 : CLR C ; löscht Carrybit 

vorz.lose Dualzahl/2 RRC A ; Divisionsrest-> CY 

arithmetisch rechts für 80535: MOV C, ACC.7 ; Vorzeichen ->Carry 

vorz.behaftete Dualzahl/2 RRC A ; schiebt rechts 

logisch/arithmetisch links für 80535 : ADD A,ACC



Arithmetische Befehle 

Die arithmetisch logische Einheit ALU kann 8 Bit lange Operanden und den alten Inhalt des Carry-Bit 

CY zu einem 8 oder 16 Bit langem Ergebnis verarbeiten. 

Die Operanden sind Inhalte von Registern oder Datenspeicherstellen. Die meisten arithmetischen 

Befehle benutzen den Akkumulator als ersten Operanden und als Ergebnis-Speicher. 

PSW-Flags 

Mnemonik Operation Op1 Operand2 Ergebnis CY OV AC Zyklen 

ADD A,op Addition ohne A dadr, Rr, @Ri ,konst A x x x 1 

Übertrag 

ADDC A,op Addition mit A dadr, Rr, @Ri ,konst A x x x 1 

Übertrag (CY) 

SUBB A,op Subtraktion mit A dadr, Rr, @Ri ,konst A x x x 1 

Borrow (CY) 

MUL AB Multiplikation A B A und B 0 x 4 

DIV AB Division A B A und B 0 x 4 

INC op Addition von 1 A, DPTR, Rr, @Ri, dadr - - - 1 

DEC op Subtrakt. von 1 A, Rr, @Ri, dadr - - - 1 

Abhängig vom Ergebnis der Operationen werden im Program-Status-Word PSW folgende Bit 

gesetzt: 

CY Carry Über/Unterlauf bei vorzeichenlosen Dualzahlen 

AC Hilfscarry Überlauf vom Low-Nibble -> High Nibble 

OV Overflow Über/Unterlauf bei vorzeichenbehafteten Dualzahlen 

P Parität durch ein Schaltnetz wird die Anzahl der '1' im Akku durch P auf eine gerade 

Anzahl ergänzt (gerade Parität) 

Umgekehrt können das Carry-Bit bei der Addition mit Übertrag ADDC und der Subtraktion mit 

Borrow SUBB sowie das Hilfscarry-Bit bei der Dezimalkorrektur DA A das Ergebnis beeinflußen. 

Ein Subtraktionsbefehl ohne Berücksichtigung eines Übertrages (also ein SUB ) ist im 

Befehlssatz nicht vorgesehen. Wird diese Operation benötigt, muß vor dem Subtraktionsbefehl das 

Carry-Bit mit dem Befehl CLR C zurückgesetzt werden. 

Multiplikations- und Divisionsbefehl sind nur zur Verknüpfung vorzeichenloser 8 Bit Dualzahlen 

vorgesehen. Nach der Multiplikation befindet sich das niederwertige Byte LSB des Ergebnisses im 

Akku und das höherwertige MSB im Hilfsakku B. 

CY-Bit ist immer 0 und das OV-Bit zeigt mit OV = 1 an, wenn das Ergebnis größer 255 ( > 1 Byte) 

ist, also Akku A und Hilfsakku B umfasst. 

Der Divisionsbefehl DIV AB dividiert den Akkuinhalt durch den Inhalt des Hilfsakku B. 

Der ganzzahlige Anteil ( Integerwert ) des Ergebnisses erscheint im Akku A und der Teilerrest im 

Hilfsakku B. 

Das OV-Bit wird bei einer Division durch Null gesetzt, die Inhalte von A und B sind dann 

unbestimmt. 

Multiplikation Division 

B x A = B A A / B = A B 

MSB LSB Ergebnis Rest 

Ergebnis



Zahlendarstellung 

8 Bit Mikrocomputer unterstützen vorwiegend das Rechnen in den folgenden drei einfachen Zahlensystemen. 

Gleitkommadarstellungen (Exponent, Mantisse) werden nicht unterstützt und erfordern entweder ein spezielles 

Programmpaket oder einen Arithmetik-Coprozessor. 

Bitmuster Hex vl.D. vb.D. BCD 

0000 1001 09 09 +09 09 

1000 0001 81 129 -127 81 

1111 1010 FA 250 -06 - 

Vorzeichenlose Dualzahl (vl.D.) 

Der Zahlenbereich reicht bei 8 Bit von 0 bis 255. Das werthöchste Bit ist Bestandteil der Zahl und kein 

Vorzeichen. 

Das Carry-Bit CY zeigt nach Addition oder Subtraktion an, ob der zulässige Zahlenbereich überschritten 

wurde. Das Carry-Bit ist der Übertrag (Borger) von Ergebnis-Bit 7. 

Vorzeichenbehaftete Dualzahl (vb.D.) 

Der Zahlenbereich reicht bei 8 Bit von -128 bis +127. Das werthöchste Bit einer Zahl gibt das Vorzeichen an. 

Die Zahl wird im 2er-Komplement dargestellt. Das CY-Bit ist bedeutungslos. Ein Überschreiten des 

Zahlenbereiches wird im OV-Bit angezeigt. 

Das OV-Bit wird vom Rechenwerk gesetzt, wenn in den Ergebnis-Bit 6 und 7 nur ein Übertrag (ein Borgen) 

stattfindet. 

Zweierkomplement im 8 Bit Dualsystem am Beispiel der dualen Darstellung von -5 : 

0000 0101 +5 

1111 1010 Einerkomplement 

+ 1 

= 1111 1011 -5 Zweierkomplement von +5 oder 1 0000 0000 - 0000 0101 = 1111 1011 

Overflow OV = 1 

Zahlenkreis vorzeichenloser 8-Bit-Dualzahlen und vorzeichenbehafteter 8-Bit-Dualzahlen 

Zahlengerade vorzeichenbehafteter Dualzahlen



BCD-codierte Dezimalzahl 

Die vier werthöchsten und die vier niederwertigsten Bit (Nibble) bilden jeweils eine Dezimalziffer (0 bis 9 und 6 

Pseudotetraden) Der Zahlenbereich erstreckt sich bei 8 Bit in der gepackten Darstellung von 00 bis 99. Da die 

ALU dual rechnet, ist bei BCD-Zahlendarstellung eine zusätzliche, sogn. Dezimalkorrektur nötig. 

Beim 80535 wird diese Dezimalkorrektur mit dem Befehl DA A ( Decimal Adjust Accumulator ) 

durchgeführt. Er funktioniert nur korrekt nach einer Addition (ADD..., ADDC..) und seine Ausführung erfolgt 

in zwei Schritten: 

1. Wenn das niederwertige Ergebnishalbbyte im Akku eine Pseodotetrade ist oder das Hilfscarry- 

Bit AC gesetzt ist, dann wird zum Akuu 06 H addiert, wobei das Carry-Bit in Abhängigkeit vom neuen 

Ergebnis evtl. gesetzt, aber nicht gelöscht wird. 

2.Wenn das höherwertige Akkuhalbbyte eine Pseudotetrade ist oder das Carry-Bit CY gesetzt ist 

(beides kann beim Addieren von gültigen BCD-Ziffern nicht zugleich auftreten) dann wird zum 

Akku 60 H addiert, wobei für das Carry-Bit das gleiche wie im ersten Schritt gilt 

Beispiel: 6 9 H 

+ 7 8 H 

E 1 H 

0 1 

+ 6 6 H 

4 7 H Ergebnis 147 > 99 -> CY = 1 

CY -> 1 0



Einzelbit-Verarbeitung ('Boolscher Prozessor') 

Der Befehlssatz des 80535 umfaßt auch Befehle zur Bearbeitung des Inhalts von Einzelbitstellen. 

Dieser Teil des Befehlssatzes wird als 'Boolscher Prozessor' bezeichnet. 

Im internen Datenspeicher sind im unteren RAM die Byte von Adresse 20 h bis 2F h (Bitadressen 

00 - 7F h ) und von den SFR diejenigen mit durch 8 teilbarer Byteadresse (Bitadressen 80 - FF h ) 

bitadressierbar. 

Alle Ports sind bitadressierbar und können somit als separate Einzelpinports behandelt werden. 

Die Einzelbit im internen, 'unteren' RAM müssen durch die jeweilige Bitadresse badr z.B. 7F h = 

127 = 2F h.7 = 47.7 und in den SFR symbolisch z.B. PSW.7 = CY od. ACC.4 angegeben 

werden. 

Das Carry-Bit CY übernimmt bei Bitbefehlen die Aufgabe eines 1-Bit-Akkumulators. 

Ein Bittransfer ist nur über das Carry-Bit möglich. 

Beispiel: Portbit P1.7 nach ACC.0 

MOV C, P1.7 

MOV ACC.0, C 

Die logische Exklusiv-Oder-Funktion XRL C,badr für 1 Bit-Operationen ist nicht vorhanden 

und kann bei Bedarf durch folgende Befehlssequenz nachgebildet werden. 

Beispiel: EX-OR Verknüpfung der Bit ACC.0 und B.1, Ergebnis in CY 

ACC.0 B.1 XOR (CY) MOV C, ACC.0 

0 0 0 JNB B.1,WEITER 

0 1 1 CPL C 

1 0 1 WEITER: - - 

1 1 0 

Mnemonik Operation Byte Zyklen 

JC rel Sprung, wenn CY = 1 2 2 

JNC rel Sprung, wenn CY = 0 2 2 

JB badr,rel Sprung, wenn Inhalt von badr = 1 3 2 

JNB badr,rel Sprung, wenn Inhalt von badr = 0 3 2 

JBC badr,rel Sprung, wenn Inhalt von badr = 1 und 3 2 

badr = 0 setzen 

ANL C,badr CY = CY UND (Inhalt badr ) 2 2 

ANL C,/badr CY = CY UND NICHT (Inhalt badr) 2 2 

ORL C,badr CY = CY ODER (Inhalt badr ) 2 2 

ORL C,/badr CY = CY ODER NICHT (Inhalt badr) 2 2 

MOV C,badr CY



80535 - Unterbrechungssystem (Interrupt-System) 

Ein Interrupt ist eine Programmunterbrechung, die von 'außen', nämlich von der Peripherie-Hardware 

ausgelöst wird. 

Interrupts dienen der schnellen/unmittelbaren Reaktion des Prozessors auf Steuersignale der Peripherie, die 

damit z.B. folgendes signalisiert: 

- Spannungsausfall, um das Retten von Registerinhalten und Daten zu ermöglichen 

- Betätigen des Not - Aus Schalter einer Maschine, um Vollbremsung mit anschließender 

Spannungsfreischaltung durchzuführen 

- Daten-Empfang eines Interface-Baustein für Datenübertragung, um empfangene Daten 

einzulesen 

- Beendete Umwandlung eines A/D - Wandlers, um digitalen Wert abzuholen und nächste 

Wandlung zu starten 

- Betätigung einer Tastatur oder eines Schalters 

Für die Erkennung von Anforderungen der Peripherie gibt es im Prinzip zwei Möglichkeiten: 

- Polling, das ist die zyklische Abfrage von passiven Steuereingängen oder Statusregistern der 

Interface-Bausteine per Programm 

Nachteile: langsam, Rechenzeitvergeudung für unnötige Abfragen, keine unmittelbare Reaktion 

- Interrupt, direkte Reaktion des Steuerwerks auf aktive Steuereingänge, wobei das laufende 

Programm unterbrochen und ein dem Steuereingang zugeordnetes Unterprogramm gestartet wird. 

Nachteil: zusätzlicher Hardwareaufwand, komplexe Prioritätenbehandlung 

Jedem aktive Interrupteingang ist eine Interrupt-Service- Routine ISR (Unterprogramm) zugeordnet. 

Wenn der Interruptanforderung stattgegeben wird, so wird das laufende Programm unterbrochen, die 

Rücksprungadresse auf den Stapel gebracht und zu der zugehörigen Routine gesprungen. 

Der RETI-Befehl in der ISR bewirkt wie bei Unterprogrammen der RET-Befehl den Rücksprung zum 

unterbrochenen Programm. 

Der 80535 verfügt über ein Interruptsystem, das sowohl externe Anforderungen an den Baustein-Anschlüssen 

als auch interne Unterbrechungsanforderungen der integrierten Peripheriefunktionen bearbeiten kann. 

Der 80535 kennt insgesamt 12 Interruptquellen und 4 Prioritätsebenen. Die 12 Interruptquellen teilen sich auf 

in 7 externe (External Interrupt 0 - 6, EX 0 - EX 6 ) und 5 interne (Timer 0 - 2, serielle Schnittstelle und A/D- 

Wandler ).



Hauptaufgabe 

nein 

Haupt- 

programm 

Anfangsbedingungen 

einstellen 

Befehl i 

Befehl i + 1 

Eingabe 

Signal- 

ereignis 

vorhand 

en ? 

Polling und Interrupt 

externes Signalereignis 

Überwachung bei 

Polling 

ja 

Reaktion 

Vergleich der Verfahren Polling und Interrupt 

Polling Interrupt 

Interrupt-Service-Routine 

Reaktion bei Interrupt 

Return from Interrupt 

. große Reaktionsverzögerung . schnellstmögliche Reaktion 

. Rechenzeitverlust für Hauptaufgabe . kein Rechenzeitverlust 

. schwankender Abfrageabstand 

. die meisten Abfragen umsonst 

. keine Zusatzhardware . zusätzlicher Hardwareaufwand 

. einfache Realisierung . Software kann sehr komplex werden 

ISR 

Register retten 

Register zurück 

RETI



Überblick über externe und interne Interrupt-Quellen des 80535 

Quelle Pin Anzeigebit Freigabebit Auslösung Vektor 

gelöscht durch selektiv 

INT0 ext. P3.2 IE0=TCON.1 EX0=IEN0.0 Zustand/ 0003 H 

Software neg.Flanke 

IT0=1 dann IT0=TCON.0 

Hardware =1 ->neg.Fl. 

INT1 ext. P3.3 IE1=TCON.3 EX1=IEN0.2 Zustand/ 0013 H 

Software neg.Flanke 

IT1=1 dann IT1=TCON.2 

Hardware =1 ->neg.Fl. 

INT2 ext. P1.4 IEX2=IRCON.1 EX2=IEN1.1 neg. oder 004B H 

Hardware pos.Flanke 

I2FR=T2CON.5 

=1 ->pos.Fl. 

INT3 ext. P1.0 IEX3=IRCON.2 EX3=IEN1.2 neg. oder 0053 H 

Hardware pos.Flanke 

I3FR=T2CON.6 

=1 ->pos.Fl. 

INT4 ext. P1.1 IEX4=IRCON.3 EX4=IEN1.3 pos. Flanke 005B H 

Hardware 

INT5 ext. P1.2 IEX5=IRCON.4 EX5=IEN1.4 pos. Flanke 0063 H 

Hardware 

INT6 ext. P1.3 IEX6=IRCON.5 EX6=IEN1.5 pos. Flanke 006B H 

Hardware 

A/D-Wandl. - IADC=IRCON.0 EADC=IEN1.0 Wandlungs- 0043 H 

Software ende 

TIMER 0 - TF0=TCON.5 ET0=IEN0.1 Timer 0 - 000B H 

Hardware Überlauf 

TIMER 1 - TF1=TCON.7 ET1=IEN0.3 Timer 1 - 001B H 

Hardware Überlauf 

TIMER 2 - TF2=IRCON.6 ET2=IEN0.5 T2-Überlauf 002B H 

Reload- P1.5 EXF2=IRCON.7 EXEN2=IEN1.7 neg.Flanke 002B H 

Trig. ext. Software 

serielle - RI=SCON.0 ES=IEN0.4 Ende Senden 0023 H 

Schnittst. TI=SCON.1 /Empfangen 

Software 

Das Löschen der Interrupt-Request-Flag (Anzeigebit) erfolgt entweder beim Sprung zur Interrupt- 

Routine automatisch (in Tabelle ' Hardware') oder muß per Programm in der ISR durchgeführt 

werden (in Tabelle 'Software') 

Die beiden pegeltriggerbaren externen Interrupt 0 und 1 können durch IT0=0 und IT1=0 auf Low- 

Zustand als Auslöser eingestellt werden.



IRCON ( Interrupt-Request-Control-Register ) 

EXF2 TF2 IEX6 IEX5 IEX4 IEX3 IEX2 IADC IRCON 

C7 h C6 h C5 h C4 h C3 h C2 h C1 h C0 h C0 h 

Symbol Position Bezeichnung Funktion / gesetzt nach gelöscht durch 

IADC IRCON.0 A/D-Wandler-Request-Flag nach beendeter Wandlung Software 

IEX2 IRCON.1 ext. Interrupt 2 Request-Flag pos./negative Flanke an P1.4 Hardware 

IEX3 IRCON.2 ext. Interrupt 3 Request-Flag pos./negative Flanke an P1.0 Hardware 

oder Compare / Capture 0 

IEX4 IRCON.3 ext. Interrupt 4 Request-Flag positive Flanke an P1.1 Hardware 






TF2 IRCON.6 Timer-2-Überlauf-Flag Timer-2 Überlauf Software 

EXF2 IRCON.7 ext. Reload-Request-Flag negative Flanke an P1.5 / T2EX Software 

IEN0 ( Interrupt-Enable-Register 0 ) 

EAL WDT ET2 ES ET1 EX1 ET0 EX0 IEN0 

AF h AE h AD h AC h AB h AA h A9 h A8 h A8 h 

Symbol Position Bezeichnung Funktion 

EX0 IEN0.0 externe Interrupt 0-Freigabe EX0 = 0 / 1 Int. gesperrt / freigegeben 

ET0 IEN0.1 Timer 0 Interrupt - Freigabe ET0 = 0 / 1 Int. gesperrt / freigegeben 

EX1 IEN0.2 externe Interrupt 1-Freigabe EX1 = 0 / 1 Int. gesperrt / freigegeben 

ET1 IEN0.3 Timer 1- Interrupt- Freigabe ET1 = 0 / 1 Int. gesperrt / freigegeben 

ES IEN0.4 serieller Port Interrupt-Freigabe ES = 0 / 1 Int. gesperrt / freigegeben 

ET2 IEN0.5 Timer-2-Interrupt- Freigabe ET2 = 0 / 1 Int. gesperrt / freigegeben 

WDT IEN0.6 Rücksetzflag Watchdog-Timer WDT = 1 setzt Watchdog-Timer zurück 

EAL IEN0.7 generelle Interrupt-Freigabe EAL=0/1 alle Interrupts gesperrt / freigegeben 

Beachtung: Alle flanken- und überlaufgetriggerten Interruptanforderungen bleiben im 

Anzeigebit gespeichert (IEXx,TFx,RI u. Ti ), auch wenn der Interrupt nicht aktiv oder 

freigegeben ist und werden entweder bei Interrupt-Annahme automatisch oder durch Software 

gelöscht



IEN1 ( Interrupt-Enable-Register 1 ) 

EXEN2 SWDT EX6 EX5 EX4 EX3 EX2 EADC IEN1 

BF h BE h BD h BC h BB h BA h B9 h B8 h B8 h 

Symbol Position Bezeichnung Funktion 

EADC IEN1.0 A/D-Wandler Interrupt -Freigabe EADC = 0 / 1 Int. gesperrt / freigegeben 

EX2 IEN1.1 externer Interrupt 2 - Freigabe EX2 = 0 / 1 Int. gesperrt / freigegeben 



EX5 IEN1.4 externer Interrupt 5 -Freigabe EX5 = 0 / 1 Int. gesperrt / freigegeben 


SWDT IEN1.6 Rücksetzflag Watchdog-Timer SWDT=1 startet bzw setzt mit Bit WDT zurück 

EXEN2 IEN1.7 externer Reload- Interrupt-Freigabe EXEN2 = 0/1 Interrupt gesperrt / freigegeben 

Interruptbehandlung des 80535 

Die Interruptanforderungen werden in jedem Maschinenzyklus in Zustand 5 Phase 1 in die 

Interrupt-Request-Flags gespeichert (gelatcht) und im nächsten Maschinenzyklus werden 

alle diese Interrupt-Request-Bit abgefragt. 

Für die Interrupt-Anforderung mit der höchsten Priorität wird dann ein Unterprogrammsprung 

LCALL vektoradr. zur fest zugeordneten Einsprungsadresse ( Interrupt-Vektor ) ausgeführt 

sofern nicht eine der folgenden Bedingungen dies verhindert: 

- ein Interrupt gleicher oder höherer Priorität ist noch in Bearbeitung 

- der momentane Maschinenzyklus ist nicht der letzte Zyklus eines Befehls, d.h. vor der 

Unterbrechung wird der laufende Befehl immer zu Ende gearbeitet 

- der laufende Befehl ist der RETI-Befehl oder ein Zugriff auf eines der Interruptregister IEN0, 

IEN1, IP0 o. IP1. Dann wird vor dem LCALL-Sprung noch ein weiterer Befehl ausgeführt 

Das Speichern der Interruptanforderung und das Abfragen der Request-Bit erfolgt in jedem 

Maschinenzyklus neu und das bedeutet für das anfordernde, externe Interrupt-Signal, daß es bei 

den pegelgetriggerten Eingängen mindestens die Dauer des ungünstigsten Falles aufweisen muß. 

Flankengetriggerte Anforderungen bleiben bis zur Löschung des Interrupt-Request-Flag (durch 

Interrupt-Annahme oder Software) gespeichert und damit muß, für das sichere Erkennen des 

Pegelwechsels zwischen den Abfragezeitpunkten der Maschinenzyklen, das Signal mindestens für die 

Dauer eines Maschinenzyklus anstehen. 

Die Interrupt-Request-Flag, die eine Interruptanforderung speichern, werden teilweise bei der 

Annahme des Interrupts durch die Hardware zurückgesetzt und zum Teil muß dies per Software 

erfolgen. 

Alle Interrupt-Request-Bit können auch durch Software gesetzt werden und damit kann der 

zugehörige Interrupt ausgelöst werden. 

Ausnahmen sind nur die externen Interrupts 0 und 1 bei Pegeltriggerung, die dann durch Schreiben in 

die Portflags INT0 ( P3.2 ) und INT1 ( P3.3 ) ausgelöst werden müssen.



Interrupt-Prioritätsstruktur 

Durch die Interrupt-Prioritätsstruktur muß festgelegt werden, welcher Interrupt bei gleichzeitigem 

Auftreten mehrerer angenommen wird und welcher eine bereits laufende Interruptbearbeitung 

(angenommener Interrupt) unterbrechen darf. 

Dazu sind je zwei Interruptquellen paarweise verbunden und können einer der vier Prioritätsebenen 

zugeordnet werden. 

Nach RESET (IP0 = IP1 = 00 ) sind alle Interruptpaare der Prioritätsebene 0 zugeordnet. 

Innerhalb einer Prioritätsebene gilt für den Fall des gleichzeitigen Auftretens folgendes 

vorgegebene, nicht veränderbare Prioritätsschema: 

Fest eingestellte Prioritäten der Interruptquellen einer Prioritätsebene 

hohe niedere Priorität 

Interrupt-Paare ( fest verbunden ) hohe 

External Interrupt 0 + A/D-Converter Interrupt IE0 + IADC 

Timer 0 Interrupt + External Interrupt 2 TF0 + IEX2 

External Interrupt 1 + External Interrupt 3 IE1 + IEX3 

Timer 1 Interrupt + External Interrupt 4 TF1 + IEX4 

Serial Port Interrupt + External Interrupt 5 RI/TI + IEX5 

Timer 2 Interrupt + External Interrupt 6 TF2/EXF2 + IEX6 niedere 

Interruptanforderungen der gleichen oder einer niedrigeren Prioritätsebene können eine 

laufende Interruptbearbeitung nicht unterbrechen. 

Nach RESET ist somit keine ISR unterbrechbar und es gilt obiges Schema für gleichzeitige Interrupt- 

Anforderungen, weil sich alle Interruptquellen in der gleichen Prioritätsebene 0 befinden. 

Die Priorität eines Interruptpaares wird durch den Paaren zugeordnete Bit in den Interrupt- 

Prioritätsregistern IP0 und IP1 festgelegt. 

IP0 und IP1 (Interrupt-Prioritätsregister 0 und 1 ) 

- WDTS IP0.5 IP0.4 IP0.3 IP0.2 IP0.1 IP0.0 IP0 ( A9 h ) 

- - IP1.5 IP1.4 IP1.3 IP1.2 IP1.1 IP1.0 IP1 ( B9 h ) 

Die Priorität eines Paares bestimmen die Inhalte der beiden korrespondierenden Bits in IP0.x und IP1.x 

Bits Interruptpaar 

IP1 IP0 

0 0 Prioritätsebene 0 ( niederste ) 

0 1 Prioritätsebene 1 

1 0 Prioritätsebene 2 

1 1 Prioritätsebene 3 ( höchste ) 

IP1.0 IP0.0 IE0 + IADC 

IP1.1 IP0.1 TF0 + IEX2 

IP1.2 IP0.2 IE1 + IEX3 

IP1.3 IP0.3 TF1 + IEX4 

IP1.4 IP0.4 RI / TI + IEX5 

IP1.5 IP0.5 TF2 / EXF2 + IEX6



Für eine korrekte Interruptbehandlung müssen vom Anwender für jeden aktiven Interrupt folgende 

Funktionen realisiert werden: 

1. Laden eines Sprungbefehls zu der ISR in die zugehörige Interrupt-Einsprungadresse (Interrupt- Vector) 

Sehr kurze ISR < 8 Byte können auch direkt bei den Interrupt-Vektoren plaziert werden. 

2. Im Initialisierungspfad des Hauptprogramms muß 

- bei externen Interruptquellen das entsprechende Portbit als Eingang konfiguriert werden ( eine 

'1' ins Latch schreiben) 

- der aktive Interrupt durch Setzen des entsprechenden Enable-Bit in den Registern IEN0 oder IEN1 

selektiv freigegeben werden. Nach RESET sind alle Interrupts gesperrt, d.h. IEN0 und IEN1 sind gelöscht. 

- das auslösende Triggersignal (neg/pos Flanke, H/L-Pegel) durch das entsprechende Bit in den 

SFR TCON oder T2CON eingestellt werden. 

- den Interruptpaaren durch Setzen in den Registern IP0 und IP1 eine Priorität zugeordnet werden, wenn 

von der fest eingestellten abgewichen werden soll. 

- die generelle Freigabe aller selektierten Interrupts durch das Setzen des EAL-Bit (IEN0.7) erfolgen. 

3. Für jeden aktiven Interrupt muß eine spezielle Interrupt- Service -Routine ISR erstellt werden. 

Diese ISR muß folgenden Forderungen genügen: 

- alle Registerinhalte, die von der ISR verändert werden, müssen gerettet und am Unterprogrammende 

zurückgeschrieben werden. 

Für die Register der Registerbänke kann dies eventuell einfach durch Umschalten der Registerbank 

erfolgen, aber die SFR- Softwareregister wie z.B. ACC, PSW, usw müssen auf dem Stapel 

zwischengespeichert werden ( PUSH/POP-Befehle). 

- nicht hardwaremäßig zurückgesetzte Interrupt-Request-Flag müssen per Programm zurückgesetzt 

werden. 

- der Rücksprung aus der ISR muß mittels RETI-Befehl erfolgen, der wie der RET-Befehl wirkt, 

aber noch zusätzlich dem Interrupt-System meldet, daß eine Interruptbearbeitung beendet ist 

Programmbeispiel für externen Interrupt 3 und TIMER-2-Interrupt 

ORG 53 h ;Einsprung des Externen Interrupt 3 

LJMP INTR3 ;Sprung zur Interrupt-Service-Routine 3 

; - - 

ORG 2B h ;Einsprung des TIMER-2-Interrupt 

LJMP TIM2 ;Sprung zur TIM2 

- - 

; 

ORG 200 h ;Startadresse des Hauptprogramms 

SETB P1.0 ;Eingang für INT3 konfigurieren 

MOV PSW,#00 ;Registerbank 0 einstellen 

MOV SP,#07 ;Stapel initialisieren 

MOV TH2,#?? ; 

MOV TL2,#?? ;TIMER 2 initialisieren und starten 

MOV T2CON,#?? ; 

MOV IEN0,#00 ;alle Interrupts selektiv und generell sperren 

MOV IEN1,#00 

CLR IEX3 ;Anforderungsflags vor Interrupt-Freigabe löschen 

CLR TF2 

SETB EX3 ;Freigabe des aktiven Interrupt 3 

SETB ET2 ;Freigabe des TIMER-2-Interrupt 

SETB I3FR ;Interrupt 3 mit positiver Flanke triggern 

MOV IP0,# 04 h ;Interr.3->höchste Priorität und TIMER-2 

MOV IP1,# 04 h ;auf niedrigste Priorität einstellen 

SETB EAL ;generelle Interruptfreigabe 

- -



INTR3: PUSH PSW 

PUSH ACC ;Retten der Registerinhalte die verändert 

PUSH 00 ;werden auf den Stapel 

CLR RS0 ;Registerbank 0 einstellen 

CLR RS1 

- - ;eigentliche Interruptbehandlung 

MOV R0,A ;Verwendung von R0 = (00) in Registerbank 0 

- - 

POP 00 

POP ACC ;Rückschreiben Registerinhalte vom Stapel 

POP PSW ;mit Einstellen der alten Registerbank 

RETI ;Rücksprung zum unterbrochenen Programm 

TIM2: PUSH PSW 

PUSH ACC 

MOV PSW,# 18 h ;Umschalten auf Registerbank 3 

CLR TF2 ;Interrupt-Request-Flag von TIMER 2 löschen 

- - ;Registerbank 3 ist in diesem Beispiel 

- - ;ausschließlich für TIM2 reserviert 

POP ACC 

POP PSW ;alte Registerbank wird gleichzeitig 

RETI ;auch wieder eingestellt



Timer 

Auf dem 80535 sind drei 16-Bit-Timerschaltungen integriert. 

Ein Timer ist hier im Prinzip ein zyklischer Vorwärtszähler, der sich in seinen beiden Funktionen als 

'interner' Zeitgeber (Uhr) und als 'externer' Ereigniszähler nur durch die Herkunft der Signale 

unterscheidet. 

Der Zeitgeber zählt die internen Maschinenzyklen mit der konstanten Zählrate von 1/12 

Oszillatorfrequenz, der Zähler zählt die negativen Flanken an dem zugehörigen Eingangspin. 

Die maximale Zählrate des Zählers beträgt 1/24 der Oszillatorfrequenz. 

Jeder der drei Timer 0, 1 und 2 besteht aus zwei 8-Bit-Zähl-Registern (SFR) mit den zugehörigen 

Eingangpins 

Timer Register- Eingangspin Überlauf- Gatebit 

High- Low-Byte Anzeigebit 

TIMER 0 TH0 TL0 T0 (P3.4) TF0=TCON.5 INT0 (P3.2) 

TIMER 1 TH1 TL1 T1 (P3.5) TF1=TCON.7 INT1 (P3.3) 

TIMER 2 TH2 TL2 T2 (P1.7) TF2=IRCON.6 T2 (P1.7) 

Überläufe der drei Timer werden in den drei Interrupt-Request-Bit TF0 (TCON.5), TF1 (TCON.7) 

und TF2 (IRCON.6) angezeigt und können entweder abgefragt werden (Polling) oder einen Interrupt 

auslösen. 

Durch die zyklische Arbeitsweise wird nach einem Überlauf entweder mit Zählerstand 0000 

weitergezählt oder im Auto-Reload-Betrieb der vorgegebene Startwert in das Zählregister geladen 

und darauf weitergezählt 

TF0 und TF1 werden beim Sprung zur ISR automatisch gelöscht, für TF2 muß dies per 

Programm erfolgen. 

Alle drei Timer sind durch Setzen (Starten) und Löschen (Stoppen) bestimmter Bit per Software 

steuerbar und können zusätzlich noch durch eine Gate-Funktion (Tor-Schaltung) von extern über 

die Gatebit an- und abgeschaltet werden. 

Timer Start/Stopbit Gate- 

Einstellung Funktion (Timer-Stop) 

TIMER 0 TR0=TCON.4 TMOD.3 INT0 (P3.2) = 0 

TIMER 1 TR1=TCON.6 TMOD.7 INT1 (P3.3) = 0 

TIMER 2 T2I0 (T2CON.0) T2I0 u T2I1 T2 (P1.7) = 0 

T2I1 (T2CON.1) 

TIMER 0 und TIMER 1 sind weitgehend identisch und werden durch die beiden SFR TCON (88H) 

und TMOD (89H) gesteuert. 

Die vier Betriebsarten, einstellbar in TMOD sind: 

- 8-Bit Timer mit 5-Bit Vorteiler 

- 16-Bit Timer 

- 8-Bit Auto-Reload-Timer, beim Überlauf wird der Inhalt von THx als Startwert nach TLx geladen . 

- TIMER 0 wird in zwei unabhängige 8-Bit Timer aufgeteilt. 

Beispiel: Durch Abfragen der Überläufe von TIMER 1 (Polling) werden jeweils 250 usec in R5 

heruntergezählt. 

MOV TH1,# 6 ; Zählregister u. Nachladeregister 

MOV TL1,# 6 ; setzen 

MOV TMOD,#20h ;Modus 8-Bit-Auto-Reload einstellen 

CLR TF1 ;Überlauf-Bit (Inter.-Req.) löschen 

SETB TR1 ;Starten TIMER1 

WART: JNB TF1,WART ;Abfrage Überlauf-Bit 

CLR TF1 ;Löschen,da kein Sprung zu einer ISR 

DJNZ R5,WART ;Abwärtszählung in R5



Basisfunktionen der drei Timer Timer 0 

Timer 1 

Timer 2 

Timer 0 + 1 nur 8-Bit-Reload 

fOsz /12 Zeitgeber TMOD.0+1 

TMOD.4+5 

TMOD.2 

TMOD.6 Zählregister 

T2CON.0+1 Low High- Byte Überlauf-Bit 

TL0 TH0 TF0 

C / T TL1 TH1 TF1 

TL2 TH2 TF2 

Interrupt-Request-Bit 

Ein Aus 

T2CON.3+4 

Pin 

T0 ( P3.4 ) 

T1 ( P3.5 ) 

T2 ( P1.7 ) 16-Bit-Reload 

nur für Timer 2 

neg. Flanken Zähler CRCL CRCH 

TR0 

TR1 

T2CON.0+1 

& 

Gate-Bit 

TMOD.3 

TMOD.7 1 

T2CON.0+1 

≥ 1 

Gate-Pin INT0 ( P3.2 ) 

INT1 ( P3.3 ) 

T2 ( P1.7 ) nur für Zeitgeber 

Timer 2 im 16-Bit-Reload-Mode 

T2EX 

P1.5 

Input Clock 

Mode 1 

Mode 0 

TL2 TH2 

CRCL CRCH TF2 

EXEN2 

EXF2 

≥ 1 

Timer 2 

Interrupt 

Request



TMOD (Timer / Counter-Mode-Control-Register ) TCON (Timer / Counter-Control-Register ) bitadressierbar 

Zähler / Zeitgeber 1 Zähler / Zeitgeber 0 

Gate C/T M1 M0 Gate C/T M1 M0 TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 88h 

7 6 5 4 3 2 1 0 89h 8Fh 8Eh 8Dh 8Ch 8Bh 8Ah 89h 88h Bitadr 

Gate Umschaltung interne/externe Freigabe TF1 Timer-1-Überlauf-Bit 

= 0 Interne Freigabe über TR0 / TR1 wird beim Sprung zur ISR automatisch gelöscht 

= 1 Timer 0 freigegeben, wenn P3.2 = HIGH TR1 Timer-1-Start / Stopp 

Timer 1 freigegeben, wenn P3.3 = HIGH = 1 schaltet T1 ein, = 0 stoppt T1 

plus TR0 / TR1 = 1 TF0 Timer-0-Überlauf-Bit 

wird beim Sprung zur ISR automatisch gelöscht 

C/T = 0 Timer x ist Zeitgeber (interner Takt) TR0 Timer-0-Start / Stopp 

= 1 Timer x ist Zähler (externer Takt) = 1 schaltet T0 ein, = 0 stoppt T0 

M1 M0 Arbeitsmodi IE1 Interrupt 1 Anforderungs-Flag 

durch negative Flanke an P3.3 gesetzt, dann 

0 0 8048-Timer Low-Byte als 5-Bit Vorteiler gelöscht beim Sprung zur ISR oder durch 

( 13-Bit-Zähler ) Low-Pegel an P3.3 gesetzt, dann nicht gelöscht 

0 1 16-Bit-Zähler / Zeitgeber IT1 Interrupt 1 Flanken / Pegelauswahl 

1 0 8-Bit-Auto-Reload-Timer = 0 Low-Pegel an P3.3 setzt IE1 

Low-Byte TLx wird inkrementiert = 1 negative Flanke an P3.3 setzt IE1 

High-Byte THx wird beim Überlauf nach 

TLx kopiert IE0 Interrupt 0 Anforderungs-Flag 

1 1 Timer 1 stoppt wie IE1 an P3.2 

TL0 kann 8-Bit-Zähler oder Zeitgeber sein 

TH0 nur Zeitgeber IT0 Interrupt 0 Flanken / Pegelauswahl 

TL0 durch Timer 0-Steuerbits eingestellt = 0 Low-Pegel an P3.2 setzt IE0 

TH0 durch Timer 1-Steuerbits eingestellt = 1 negative Flanke an P3.2 setzt IE1 

T2CON ( Timer 2 Control-Register ) CCEN-Register (Compare-Capture-Enable-Register ) 

T2PS I3FR I2FR T2R1 T2R0 T2CM T2I1 T2I0 C8h 

CFh CEh CDh CCh CBh CAh C9h C8h 7 6 5 4 3 2 1 0 C1h 

T2PS Timer 2 Zeitgeber Eingangstakt Bits Funktion 

= 0 dann Takt = f Osz / 12 ; = 1 dann fOsz /24 1 + 0 CRC-Register 

I3FR externer Interrupt 3 Flankenauslösung 0 0 Compare / Capture gesperrt 

= 0 / 1 negative /positive Flanke 0 1 Capture ausgelöst durch fallende / steigende 

I2FR externer Interrupt 2 Flankenauslösung Flanke an Pin P1.0 ( eingestellt in I3FR ) 

= 0 / 1 negative /positive Flanke 1 0 Compare freigeben 

T2CM = 0 Compare-Modus 0 1 1 Capture bewirkt durch Schreiben in CRCL 

= 1 Compare-Modus 1 

3 + 2 CC1-Register 

T2R1 T2R0 Reload-Betriebsarten des Timer 2 0 0 Compare / Capture gesperrt 

0 X keine Reload-Funktion 0 1 Capture ausgelöst durch steigende Flanke 

1 0 Modus 0: Auto-Reload bei Überlauf an Pin P1.1 

1 1 Modus 1: Reload bei negativer Flanke 1 0 Compare freigeben 

am Pin T2EX / P1.5 1 1 Capture bewirkt durch Schreiben in CCL1 

T2I1 T2I0 Eingangs-Selektion für Timer 2 5 + 4 CC2-Register 

0 0 Timer 2 (Zähler/Zeitgeber ) stoppt 0 0 Compare / Capture gesperrt 

0 1 Zeitgeber ein 0 1 Capture ausgelöst durch steigende Flanke 

1 0 Zähler ein, Eingang an Pin T2 / P1.7 an Pin P1.2 

1 1 Zeitgeber ein, wenn Pin T2 / P1.7 = HIGH 1 0 Compare freigeben 

1 1 Capture bewirkt durch Schreiben in CCL2 

7 + 6 CC3-Register 

0 0 Compare / Capture gesperrt 

0 1 Capture ausgelöst durch steigende Flanke 

an Pin P1.3 

1 0 Compare freigeben 

1 1 Capture bewirkt durch Schreiben in CCL3



TIMER 2 

besteht aus den Registern 

T2CON -> TIMER 2 Kontroll-Register 8 Bit 

TL2/TH2 -> low- und high-Byte des TIMER 2-Zählregisters 

und für die Zusatzfunktionen RELOAD, COMPARE, CAPTURE aus den vier folgenden 16-Bit 

Registern mit den zugeordneten Ausgängen (Compare) bzw. Eingängen (Capture) und den Interrupt- 

Request-Flag IEX3 bis IEX6. 

Register Funktionen Ein/Aus-Pin IR-Flag 

CRCL/CRCH Compare/Reload/Capture l/h-Byte P1.0/INT3/CC0 IEX3 

CCL1/CCH1 Compare/Capture low/high-Byte P1.1/INT4/CC1 IEX4 



CCEN Compare/Capture Enable Register ist das 8-Bit Steuerregister für die Compare/Capture- 

Funktion 

P1.5/T2EX ist der externe Trigger-Eingang für die Reload-Funktion. 

Wenn die RELOAD-Funktion beim TIMER 2 nicht benötigt wird, kann dieser Eingang als 

zusätzlicher externer Interrupt-Eingang verwendet werden (siehe Interrupt-Überblick). 

Der Zähleingang von TIMER 2 P1.7/T2 hat beim TIMER 2 noch die alternative Funktion des 

steuernden Gate-Eingangs, und das bedeutet, daß beim TIMER 2 die Gate-Funktion nur im 

Zeitgeberbetrieb verwendbar ist . 

Reload 

Im Reload-Modus (einzustellen durch T2R0 und T2R1 in T2CON) wird bei jedem TIMER 2- 

Überlauf oder bei jeder fallenden Flanke am Pin P1.5/T2EX der Inhalt des 16-Bit-CRC-Registers 

(CRCL/CRCH) in TL2 und TH2 nachgeladen. 

Beispiel: Mit dem TIMER2 soll alle 10 msec die P5.7-LED umgeschaltet werden. Dazu Überlaufbit 

TF2 abfragen (Polling), TIMER2 einstellen als Zeitgeber mit 1 MHz im 16 Bit- Auto-Reload-Betrieb. 

MOV CRCL,# 0F0 h ; Reload-Wert laden 

MOV CRCH,# 0D8 h ; 65536 - 10000 = 55536 

MOV TL2,# 0F0 h 

MOV TH2,# 0D8 h 

MOV T2CON,# 00010001 b ; Einstellung und Start 

POLL: JNB TF2, POLL ; Polling und 

CLR TF2 

CPL P 5.7 ; LED-Umschaltung 

SJMP POLL



Compare 

Der 16-Bit Wert in einem der Registerpaare CRC, CC1, CC2, CC3 wird in jedem Zählzyklus mit 

dem Inhalt des Timers 2 (TL2,TH2) verglichen und bei Gleichheit kann jede der vier Compare- 

Schaltungen einen Pegelwechsel am Ausgang und eine Interrupt-Anforderung (IEXx ) erzeugen. 

Dadurch läßt sich an den Ausgängen P1.0 -> P1.3 sehr einfach ein pulsweiten-moduliertes Signal 

PWM erzeugen. 

Compare-Modus 0 (einzustellen durch T2CM = T2CON.2 = 0) generiert bei jedem Vergleich- 

Ereignis einen Pegelwechsel am entsprechenden Ausgangspin von Low -> High und beim Timer2- 

Überlauf von High -> Low. 

Im Compare-Modus 1 (T2CM = T2CON.2 = 1) wird nur bei den Vergleichsereignissen und nicht 

bei den TIMER 2-Überläufen das Portlatch auf den Ausgang durchgeschaltet. 

Damit sind Pegelwechsel am Ausgang nur durch das Beschreiben der Portlatches (SETB P1.0 od. 

CPL P1.3) per Software möglich. Dies kann am besten durch Verwendung -Ereignis zugeordneten 

(externen) Interrupt-Anforderung (IEXx) in einer ISR geschehen. 

In beiden Compare-Modi wird das entsprechende Interrupt-Request-Flag IEXx bei jedem 

Vergleichs-Ereignis gesetzt und kann zur Interrupt-Auslösung verwendet werden. 

Die Einstellung von Mode 0 oder 1 erfolgt durch Bit T2CM für alle vier Registerpaare einheitlich. 

Capture 

Der Fang-Vorgang der Capture-Funktion kann entweder in 

Mode 0 durch ein externes Eingangssignal am zugehörigen Pin (IR-Flags werden immer gesetzt) 

oder in 

Mode 1 durch einen Schreibbefehl ( MOV CCLx, beliebig ) in das Low-Byte des jeweiligen 

Capture-Registers (IR-Flags werden nicht gesetzt) 

bewirkt werden (einzustellen in CCEN ). 

Dadurch wird der aktuelle Timer2-Zählwert in das entsprechende Capture-Register geladen 

(gefangen).



Write to CCL1 

Input Clock Timer 2 

TL2 TH2 TF2 Interrupt Request 

Mode 1 

Mode 0 

Capture 

CRCL CRCH 

P1.1 IEX4 External 

Interrupt 4 

INT4 Request 

CC1 

TIMER 2 im Capture Mode mit Register CC1 

Funktion des Compare-Mode 0 

Ausgangsschaltung im Compare-Modus 0



Ausgangsschaltung im Compare-Modus 1 

Compare-Modus mit CRC-Register



Serielle, asynchrone Datenübertragung 

Das Prinzip einer seriellen Datenübertragung 

Die serielle Übertragung mit Start- und Stopbits 

Asynchrone serielle Datenübertragung benötigt keine eigene Taktleitung. 

Nur Datenformat und Übertragungs-Geschwindigkeit (Baudrate) müssen zwischen Sender und Empfänger 

vereinbart sein. 

Die Synchronisation erfolgt durch die Datenübertragung selbst mit folgendem Ablauf: 

- die Übertragungsleitung liegt im Ruhezustand auf High-Pegel 

- der Empfänger tastet die Empfangsleitung üblicherweise mit 16-facher Übertragungsrate ab 

- nach Erkennen der fallenden Flanke des Startbits tastet der Empfänger die Empfangsleitung in den 

Bitmitten ab (durch die bekannte Übertragungsrate möglich). 

- mindestens ein Stopbit schließt die Übertragung eines Zeichens ab und ermöglicht dadurch neue 

Synchronisation mit der negativen Flanke des nächsten Startbit 

Serieller Port des 80535 

Die auf dem 80535 integrierte serielle Schnittstelle ermöglicht Voll-Duplex-Betrieb, d.h. gleichzeitiges Senden 

und Empfangen. 

Sie kann in vier Betriebsarten ( Modus 0 bis 3 ) arbeiten, wobei Modus 1 der gebräuchlichste ist. 

In den Modi 2 und 3 wird für Multiprozessor-Zwecke ein 9. Datenbit übertragen, das auch zur 

Paritätssicherung verwendet werden kann. 

In Modus 0 wird über den RxD-Pin gesendet und empfangen und gleichzeitig über den TxD-Pin ein Schiebetakt 

ausgegeben. 

Modus 1 -> 10 Bit werden gesendet ( TXD - an Pin P3.1 ) oder empfangen ( RXD - an Pin P3.0 ) 

1 Startbit - 8 Datenbit ( LSB zuerst ) - 1 Stopbit 

Das Datenformat in Modus 2 und 3 unterscheidet sich nur durch ein zusätzliches 9. Datenbit (programmierbar).



Serial Port Control Register SCON ( 98 h ) 

SM0 SM1 SM2 REN TB8 RB8 TI RI SCON 

9Fh 9Eh 9Dh 9Ch 9Bh 9Ah 99h 98h 98 h 

Serial Port Mode Selection ( UART = Universal Asynchrone Receiver Transmitter ) 

SM0 SM1 Mode Funktion Baud-Rate 

0 0 0 Schiebe-Register fOsz / 12 

0 1 1 8-Bit UART variabel 

1 0 2 9-Bit UART fOsz / 64 oder fOsz / 32 

1 1 3 9-Bit UART variabel 

SM2 Funktion für Multiprozessormodi 2 und 3. In Modus 1 wird bei gesetztem SM2-Bit nur dann RI 

gesetzt, wenn ein gültiges Stopbit eingeht. 

REN Reception Enable. Mit REN = 1 ist Datenempfang möglich und mit REN = 0 ist der 

Datenempfang gesperrt. Muß durch Software gesetzt oder gelöscht werden. 

TB8 9.Sende-Datenbit in Modi 2 und 3. TB8 kann als Paritätsbit verwendet werden. Muß per 

Programm nach SCON geschrieben werden, z.B. 

MOV A,#20h ;Senden ASCII-Code 'Leerzeichen' 

MOV C,P ;Paritätsbit P (gerade, even ) über CY-Flag 

MOV TB8,C ; nach TB8 kopieren 

MOV SBUF,A ; Senden über serielle Schnittstelle starten :9Bit = TB8 

RB8 9.Empfangs-Datenbit in den Modi 2 und 3. Stopbit in Modus 1 

In Modus 1 steht bei SM2=0 in RB8 das empfangene Stopbit. 

TI Transmit Interrupt Flag 

Dieses Bit zeigt an, wann der Sendevorgang beendet ist (Sendepuffer leer ). Es wird zu Beginn 

des gesendeten Stopbit gesetzt. Es muß immmer per Befehl zurückgesetzt (auf Null gesetzt, 

gelöscht) werden. 

RI Receive Interrupt Flag 

Dieses Bit zeigt an, wann der Empfangsvorgang beendet ist (Empfangspuffer voll). 

Es wird zu Beginn des empfangenden Stopbit gesetzt. 

Es muß immer per Befehl zurückgesetzt werden. 

Empfangs- und Senderegister des seriellen Ports sind physikalisch verschieden, jedoch als SFR-Register 

SBUF ( 99h ) unter derselben Adresse anzusprechen. 

Ein Schreibbefehl auf SBUF ( z.B. MOV SBUF, A ) lenkt die Daten in das Senderegister und startet den 

Sendevorgang. Ein Lesebefehl ( z.B. MOV A , SBUF ) holt den Inhalt des Empfangsregisters. 

Die Serielle Schnittstelle kann entweder durch Polling ( Abfrage durch Programm von RI- und TI-Bit) oder 

durch Interrupt betrieben werden. 

Dieser Interrupt wird entweder durch das RI- oder TI-Bit von SCON ausgelöst, wobei vorher die Freigabebit 

EAL ( IEN0.7 ) für die generelle und ES ( IEN0.4 ) für die selektive Freigabe beide auf 1 gesetzt werden 

müssen. Nach Interrupt-Annahme, bzw. positiver Abfrage beim Polling muß das jeweilige Anzeigebit RI oder 

TI per Programm gelöscht werden.



Takterzeugung für die serielle Schnittstelle 

1. Mit Timer 1 kann für Modus 1 und 3 bei 12 MHz Taktfrequenz die Baudrate im Bereich von 122 

Bit/s bis 63 KBit/s eingestellt werden. 

Die Baudrate ergibt sich aus der Überlaufrate von Timer 1, wobei dieser dabei sowohl als 

Zeitgeber (interner Takt) als auch als Zähler (externer Takt) arbeiten kann. 

Der Timer 1- Interrupt sollte dabei gesperrt sein. 

Im Auto-Reload-Betrieb (Betriebsart 2) des TIMERS 1 gilt dann beispielsweise mit dem Bit 

SMOD ( PCON.7 ) des Registers PCON für die Baudrate: 

SMOD 

2 Taktfrequenz 

Baudrate = --------- x ----------------------- 

32 12 * ( 256 - TH1 ) 

Bevor mit der Seriellen Schnittstelle gearbeitet werden kann, muß bei dieser Takterzeugung 

natürlich der TIMER 1 zuerst initialisiert und gestartet werden. 

2. Sehr einfach lassen sich mit dem internen Baudratengenerator bei 12 MHz Taktfrequenz die Baudraten 

9600 und 4800 Baud erzeugen. 

Dazu Setzen von Bit BD = ADCON.8 im SFR-Register ADCON (D8 H) und Bit SMOD (PCON.7) im 

SFR-Register PCON (87 H). 

SMOD = 1 -> 9600 bd 

SMOD = 0 -> 4800 bd 

Zu beachten: Das Bit SMOD in PCON ist nicht bitadressierbar. 

Der interne Baudratengenerator wird auch auf der 80535-Rechnerplatine vom Monitor verwendet und ist somit 

immer voreingestellt. 

SETB BD ;interner Baudratengenerator ein 

ORL PCON,# 80h ;setzt SMOD = PCON.7 auf 1 

MOV SCON,# 50h ;initialisiert Schnittstelle 

Timer 1 erzeugte gängige Baudraten 

Baud-Rate ( Bit/s ) fOsz ( MHz ) SMOD= Timer 1 

PCON.7 

serieller Mode 1, 3 C/T Mode Nachladewert 

62 500 12,0 1 0 2 FF h 

19 200 11,059 1 0 2 FD h 

9 600 11,059 0 0 2 FD h 

4 800 11,059 0 0 2 FA h 

2 400 11,059 0 0 2 F4 h 

1 200 11,059 0 0 2 E 8 h 

110 6,0 0 0 2 7 2 h 

110 12,0 0 0 1 FEEB h



Baud-Raten Generierung der seriellen Schnittstelle 

Baud-Rate erzeugt von serieller Mode Formel für Baudrate 

Timer 1 im Modus 1 1,3 2 SMOD f Osz 

als 16-Bit-Zeitgeber Baudrate = ---------- x ------------------------------------ 

Software-Reload 32 12 ( 65536 – ( TH1,TL1 ) ) 

Timer 1 im Modus 2 1,3 2 SMOD f Osz 

8-Bit-Zeitgeber Baudrate = ---------- x ------------------------------------ 

8-Bit-Auto-Reload 32 12 ( 256 – ( TH1 ) ) 

Oszillator 2 2 SMOD f Osz 

Baudrate = ---------- x --------- 

32 2 

Baud-Raten-Generator 1,3 2 SMOD f Osz 

SETB BD Baudrate = ---------- x --------- 

SMOD = 1 -> 9600 Bd 32 1250 

SMOD = 0 -> 4800 Bd 

Serielle Schnittstelle V24 

Die serielle Schnittstelle von der Rechnerplatine zum Terminal (PC ) entspricht RS 232, arbeitet voll duplex mit 

den drei Leitungen TxD (PIN 2), RxD (Pin 3) und Masse (Pin 5) die auf die DB 9 Buchse an der Frontseite 

geführt sind und verwendet das XON/XOFF-Protokoll. 

Das Übertragungsformat ist in der Standardversion festgelegt auf 9600 Baud, 1 Startbit, 8 Datenbit, kein 

Paritätsbit und ein Stopbit. 

Die TTL-Pegel der seriellen Schnittstelle des 80535 werden durch den Pegelwandlerbaustein MAX 232 auf die 

RS 232 - Pegel umgesetzt. 

Für eine funktionierende Kommunikation mit dem PC-Terminal wird auf der Rechnerplatine nur der interne 

Baudratengenerator für die Takterzeugung verwendet, denn die erzeugbare TIMER 1 Baudrate weicht bei 

einer Oszillator-Frequenz von 12 MHz zu sehr von den 9600 Baud für die Kommunikation mit dem Terminal ab 

und außerdem würde der Timer 1 nicht anderweitig benutzbar sein. 

------ 9 RING 

+12V 1 DCD 

0 ------ 4 DTR 

6 DSR 

+3V 8 CTS 

------ 7 RTS 

- 3V RxD 2 2 RxD 

TxD 3 3 TxD 

1 GND 5 5 GND 

-12V 

Leitungspegel der V.24-Schnittstelle MC 535 PC



Serielle, asynchrone Kommunikation über die RS232C/V.24-Schnittstelle 

Jeder Rechner verfügt über eine oder mehrere RS232C- bzw V.24-Schnittstellen, über die Daten asynchron 

seriell übertragen werden ( d.h. die einzelnen Datenbit werden nacheinander für die Bitzeit auf die Leitung 

gelegt, wobei die Synchronisation der beiden Partner durch Start- und Stoppbits erfolgt ). 

Die beiden Standards RS232C und V24 unterscheiden sich praktisch nur durch die Leitungsbezeichnungen und 

sind für den bidirektionalen Datenverkehr zwischen einer Datenendeinrichtung DTE ( Data Terminal 

Equipment ) und einem Modem DCE ( Data Communication Equipment ) konzipiert und genormt. 

Der Standard definiert 25 Signale, wovon aber nur die folgenden in der Praxis genutzt werden: 

Die wichtigsten RS232C-Signale einer DTE ( Endgerät z.B. Rechner PC ) 

DTE 

25 polig 9 polig Signalbezeichnung 

Pin-Nr. Pin-Nr. 

2 3 TxD � Transmit Data Sendedaten 

3 2 RxD � Receive Data Empfangsdaten 

7 5 GND - Ground Signalmasse 

4 7 RTS � Request To Send Sendeteil einschalten 

5 8 CTS � Clear To Send Sendebereitschaft 

6 6 DSR � Data Set Ready Betriebsbereitschaft 

20 4 DTR � Data Terminal Ready Endgerät betriebsbereit 

8 1 DCD � Data Carrier Detect Empfangssignalpegel 

Die Signal-Paare RTS / CTS und DSR / DTR sind Hardware -"Handshake"-Leitungen (Anforderung / 

Bestätigung ) über die der Datenfluß gesteuert oder die Betriebsbereitschaft gegenseitig mitgeteilt werden kann. 

Für Rechner-Rechner-Verbindungen ( heute allgemein DTE-DTE-Verbindungen ) benötigt man sogn. 

Nullmodemkabel, bei denen die gekreuzten Adern typisch sind. 

Beim sogn. universellen Null-Modem-Kabel sind alle Signal und Steuerleitungen gekreuzt durchverbunden, 

wohingegen beim einfachsten 3-Draht-Nullmodemkabel nur die drei Signalleitungen TxD,RxD und GND 

gekreuzt durchverbunden und die Steuerleitungen im Stecker so gebrückt sind, daß die von der Gegenseite 

erwarteten Steuersignale durch die eigenen "vorgetäuscht" werden. 

Da hierbei keine Leitungen für einen Hardware-Handshake zur Datenflußkontrolle vorhanden sind, benutzt man 

einen Software-Handshake mit den beiden ASCII-Steuerzeichen 

- ASCII #19 : XOFF 

- ASCII #17 : XON 

Kann der Empfänger die eintreffenden Daten nicht mehr schnell genug verarbeiten, sendet er XOFF. Der Sender 

"hört" während der Sendung seine RxD-Leitung ab. Empfängt er das Zeichen "XOFF", stoppt er seine Sendung 

solange, bis der Empfänger mit "XON" signalisiert, daß er zur weiteren Datenaufnahme bereit ist. 

DTE DTE DTE DTE 

TxD TxD TxD TxD 

RxD RxD RxD RxD 

GND GND GND GND 

RTS RTS RTS RTS 

CTS CTS CTS CTS 

DSR DSR DSR DSR 

DTR DTR DTR DTR 

DCD DCD DCD DCD 

3-Draht Nullmodemverbindung Universelle Nullmodemverbindung



Die RS232C/V.24 – Schnittstelle arbeitet bipolar mit +12V/-12V-Spannungspegeln ( Low/High-Logikpegel ) 

und die maximale Leitungslänge von Verbindungskabeln ist auf 15 m begrenzt. 

Die DTE hat Stifte und ein Nullmodemkabel hat somit an beiden Enden Buchsen. 

Terminalemulation und Kommunikationsprogramme. 

Unter Terminalemulation versteht man die Reduktion eine Arbeitsplatzrechners PC durch ein Programm auf die 

Funktionalität eines "dummen Terminals" um z.B. über die serielle Schnittstelle mit einer zentralen Rechen - 

anlage zu kommunizieren. Der PC kann somit einerseits lokal unter einem Betriebssystem arbeiten , andererseits 

durch ein Terminalprogramm direkt mit dem Host kommunizieren. 

Werden durch die Software auf dem PC die speziellen Eigenarten eines bestimmten Terminals nachgebildet, so 

spricht man von einer Terminalemulation (Verbreitet VT100 Emulation des DEC VT100 oder die 3270- 

Emulation des IBM 3270-Terminals.) 

Bei der Terminalemulation wird bei jedem Tastendruck das entsprechende ASCII-Zeichen über die TxD- 

Leitung der RS232-Schnittstelle gesendet und über RxD empfangene Zeichen werden am Bildschirm dargestellt. 

Alternativ können auch Daten von der Festplatte / Diskette gesendet und empfangen werden.



Analog-Digital-Wandler 

Der auf dem 80535 integrierte A/D-Wandler (sukzessive Aproximation mit kapazitivem Netzwerk) hat folgende 

Eigenschaften: 

- 8 Bit Auflösung 

- 8 gemultiplexte Eingänge 

- Sample & Hold - Schaltung, Sample-Zeit 5 us bei 12 MHz 

- Wandlungszeit 15 us einschließlich Samplezeit (13 us CMOS-Version) 

- Interrupt-Anforderung nach beendeter Wandlung 

- 2 programmierbare interne Referenzspannungen 

Für den Anwender sind die drei folgenden SFR zugänglich: 

- ADDAT (D9H) hält das 8-Bit Ergebnis einer Wandlung, bis es nach 

der nächsten abgeschlossene Wandlung (frühestens nach 15 Maschinenzyklen) überschrieben wird. 

Ist eine Wandlung abgeschlossen, so wird der Wert nach ADDAT geschrieben, das Busy-Flag BSY 

(ADCON.4) gelöscht und das Interrupt-Request-Bit IADC (IRCON.0) gesetzt. 

Aufbau des internen A/D-Wandlers 

- ADCON (D8H) das Steuer-Register ermöglicht die Auswahl 

- von einem der 8 Eingang-Analog-Kanäle (MX0, MX1, MX2), 

- der einmaligen oder fortlaufenden Wandlung (ADM) 

und es wird angezeigt, ob eine Wandlung gerade läuft (BSY) 

- DAPR (DAH) Durch Beschreiben von DAPR ( MOV DAPR,#00 ) wird mit dem nächsten 

Maschinenzyklus immer eine neue Wandlung gestartet. 

Eine evtl. laufende Wandlung wird abgebrochen. 

Mit dem High-Nibble von DAPR wird die interne Referenzspannung IVAREF und mit dem 

Low-Nibble IVAGND eingestellt. 

Hierbei sind der Bezug die externen Referenzspannungen VAREF = 5 V und VAGND = 0 V, 

wobei VAREF-VAGND in 16 Stufen (4 Bit) unterteilt wird. 

Die Differenz IVAREF - IVAGND darf 1 V nicht unterschreiten. 

Der Wandlungsbereich, der durch die beiden internen Referenzspannungen IVAREF (obere 

Grenze) und IVAGND bestimmt wird, ist in 256 Stufen (8 Bit) unterteilt. 

Durch einen zweiten Wandlungsschritt mit eingeschränktem Bereich der internen 

Referenzspannungen um den ersten Meßwert, läßt sich die Auflösung (z.B. 19.6 mV bei 0 - 5V) 

erhöhen.



ADCON ( Analog- / Digital-Wandler-Control-Register ) 

BD CLK - BSY ADM MX2 MX1 MX0 ADCON 

DFH DEH DDH DCH DBH DAH D9H D8H D8H 

MX2 MX1 MX0 Auswahl des Analogeinganges Pin-Signal 

0 0 0 Analogeingang 0 AN0 








ADM A/D-Modus: 0 = stoppt nach Wandlung 

1 = fortlaufende Wandlung 

BSY 'Busy ' 0 = es läuft keine Wandlung 

1 = Wandlung läuft 

CLK Systemtakt-Ausgang: 0 = keine Taktausgabe 

1 = Takt wird an CLKOUT / P1.6 ausgegeben 

BD Baudrate: 

BD = 0 : Baudratengenerator ist gesperrt 

BD = 1 : Die Baudrate im Modus 1 und 3 der seriellen Schnittstelle 

wird vom internen Baudratengenerator erzeugt. 

(4800 / 9600 Bd bei 12 MHz und SMOD = 0 / 1 ) 

Die internen programmierbaren Referenzspannungen 

Stufe DAPR 0 – 3 IVAREF (V) IVAGND (V) 

DAPR 4 – 7 DAPR 4 – 7 DAPR 0 – 3 

0 0000 5,0 0,0 

1 0001 -- 0,31 

2 0010 -- 0,62 

3 0011 -- 0,94 

4 0100 1,25 1,25 

5 0101 1,56 1,56 

6 0110 1,87 1,87 

7 0111 2,19 2,19 

8 1000 2,5 2,5 

9 1001 2,81 2,81 

10 1010 3,12 3,12 

11 1011 3,44 3,44 

12 1100 3,75 3,75 

13 1101 4,06 -- 

14 1110 4,37 -- nicht zulässig, 

15 1111 4,69 -- da IVAREF – IVAGND < 1 Volt 

AN0 (P6.0) AN1 (P6.1) ANx (P6.x) Referenzspannungen 

VAREF = 5V 

4,375 V 

7,35mv/Bit 3,125 V 

2,5 V 2,5V IVAREF 

9,8mV/Bit 

4,9mV/Bit 

1,25 V IVAGND 

VAGND = 0V 0,625 V



Special Function Registers SFR 

Symbol Name Adresse 

* P0 Port 0 80H 

SP Stack Pointer 81H 

DPL Data Pointer, Low Byte 82H 

DPH Data Pointer, High Byte 83H 

PCON Power Control Register 87H 

* TCON Timer Control Register 88H 

TMOD Timer Mode Register 89H 

TL0 Timer 0, Low Byte 8AH 

TL1 Timer 1, Low Byte 8BH 

TH0 Timer 0, High Byte 8CH 

TH1 Timer 1, High Byte 8DH 

* P1 Port 1 90H 

* SCON Serial Port Control Register 98H 

SBUF Serial Port Buffer Register 99H 

*P2 Port 2 0A0H 

* IEN0 Interrupt Enable Register 0 0A8H 

IP0 Interrupt Priority Register 0 0A9H 

* P3 Port 3 0B0H 

* IEN 1 Interrupt Enable Register 1 0B8H 

IP1 Interrupt Priority Register 1 0B9H 

* IRCON Interrupt Request Control Register 0C0H 

CCEN Compare/Capture Enable Register 0C1H 

CCL1 Compare/Capture Register 1, Low Byte 0C2H 

CCH1 Compare/Capture Register 1, High Byte 0C3H 





*T2CON Timer 2 Control Register 0C8H 

CRCL Compare / Reload / Capture Register, Low Byte 0CAH 

CRCH Compare / Reload / Capture Register, High Byte 0CBH 

TL2 Timer 2, Low Byte 0CCH 

TH2 Timer 2, High Byte 0CDH 

* PSW Program Status Word Register 0D0H 

*ADCON A/D Converter Control Register 0D8H 

ADDAT A/D Converter Data Register 0D9H 

DAPR D/A Converter Program Register 0DAH 

* ACC Accumulator 0E0H 

* P4 Port 4 0E8H 

* B B Register 0F0H 

*P5 Port5 0F8H 

Die mit einem Stern ( * ) gekennzeichneten SFRs sind zusätzlich noch Bit-adressierbar



Special Function Register Bit-Addressable Locations badr 

Byte- Bit - Adressen badr Symbolische 

Adresse dadr Direkt-Adresse dadr 

F8H FFH FEH FDH FCH FBP FAH F9H F8H P5 

F0H F7H F6H F5H F4H F3H F2H F1H F0H B 

E8H EFH EEH EDH ECH EBH EAH E9H E8H P4 

E0H E7H E6H E5H E4H E3H E2H E1H E0H ACC 

BD CLK — BSY ADM MX2 MX1 MX0 

D8H DFH DEH DDH DCH DBH DAH D9H D8H ADCON 

CY AC F0 RS1 RS0 OV F1 P 

D0H D7H D6H D5H D4H D3H D2H D1H D0H PSW 

T2PS I3FR I2FR T2R1 T2R0 T2CM T2I1 T2I0 

C8H CFH CEH CDH CCH CBH CAH C9H C8H T2CON 

EXF2 TF2 IEX6 IEX5 IEX4 IEX3 IEX2 IADC 

C0H C7H C6H C5H C4H C3H C2H C1H C0H IRCON 

EXEN2 SWDT EX6 EX5 EX4 EX3 EX2 EADC 

B8H BFH BEH BDH BCH BBH BAH B9H B8H IEN1 

B0H B7H B6H B5H B4H B3H B2H B1H BOH P3 

EAL WDT ET2 ES ET1 EX1 ET0 EX0 

A8H AFH AEH ADH ACH ABH AAH A9H A8H IEN0 

A0H A7H A6H A5H A4H A3H A2H A1H A0H P2 

SM0 SM1 SM2 REN TB8 RB8 TI RI 

98H 9FH 9EH 9DH 9CH 9BH 9AH 99H 98H SCON 

90H 97H 96H 95H 94H 93H 92H 91H 90H P1 

TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 

88H 8FH 8EH 8DH 8CH 8BH 8AH 89H 88H TCON 

80H 87H 86H 85H 84H 83H 82H 81H 80H P0



Standard-ASCII ( 7 Bit ) verwendet nur 128 der 256 möglichen Byte-Werte. ( ISO-7-Bit-Code, CITT-Nr.5, 

DIN-Vorschrift 66003 u. a. ). Davon sind die ersten 32 ASCII-Zeichen Steuerzeichen und dienen der 

Kommunikationskontrolle und der Drucker-Steuerung ( z.B. CR und LF ). 

Die restlichen 128 Code-Kombinationen bilden den erweiterten ASCII-Zeichensatz ( kein Standard ) und 

werden von Herstellern und Computergeräten ( Bildschirm, Drucker ) für Sonder- und Grafikzeichen 

unterschiedlich genutzt ( auch nationale Zeichensätze ). 

Beim IBM-PC sind auch die ersten 32 Zeichen des ASCII-Codes ( Sonderzeichen ) für Drucker und Bild- 

schirmausgabe unterschiedlich belegt. 

ACK Positive Rückmeldung (Acknowledge), 

BEL Klingel (Bell), 

BS Rückwärtsschritt (Backspace), 

CAN Ungültig (Cancel), 

CR Wagenrücklauf (Carriage Return), 

DC Gerätesteuerzeichen (Device Control Characters), 

DEL Löschen (Delete), 

DLE Datenübertragungsumschaltung (Data Link Escape), 

EM Ende der Aufzeichnung (End of Medium), 

ENQ Stationsaufforderung (Enquiry), 

EOT Ende der Ubertragung (End of Transmission), 

ESC Code-Umschaltung (Escape), 

ETB Ende des Datenübertragungsblocks (End of Transmission Block), 

ETX Ende des Textes (End of Text), 

FF Formularvorschub (Form Feed), 

FS Hauptgruppen-Trennzeichen (File Separator), 

GS Gruppen-Trennzeichen (Group Separator), 

HAT Horizontal-Tabulator (Horizontal Tabulation), 

LF Zeilenvorschub (Line Feed), 

NAK Negative Rückmeldung (Negative Acknowledge), 

NUL Füllzeichen (Null), 

RS Untergruppen-Trennzeichen (Record Separator), 

SI Rückschaltung (Shift-in), 

SO Dauerumschaltung (Shift-out), 

SOH Anfang des Kopfes (Start of Reading), 

SP Zwischenraum (Space), 

STX Anfang des Textes (Start of Text), 

SUB Substitutionszeichen (Substitute Character), 

SYN Synchronisierung (Synchronous Idle), 

US Teilgruppen-Trennzeichen (Unit Separator), 

VT Vertikal-Tabulator (Vertical Tabulation). 

HEX 0 1 2 3 4 5 6 7 höherwertiges 

Halbbyte 

HEX BIN 0000 0001 0010 0011 0100 0101 0110 0111 

0 0000 NUL DLE SP 0 @ P ` p 

1 0001 SOH DC1 ! 1 A Q a q 

2 0010 STX DC2 " 2 B R b r 

3 0011 ETX DC3 # 3 C S c s 

4 0100 EOT DC4 $ 4 D T d t 

5 0101 ENQ NAK % 5 E U e u 

6 0110 ACK SYN & 6 F V f v 

7 0111 BEL ETB ' 7 G W g w 

8 1000 BS CAN ( 8 H X h x 

9 1001 HT EM ) 9 I Y i y 

A 1010 LF SUB * : J Z j z 

B 1011 VT ESC + ; K [ k { 

C 1100 FF FS , < L \ 1 | 

D 1101 CR GS - = M ] m } 

E 1110 SO RS . > N ^ n ~ 

F 1111 SI US / ? O _ o DEL 

niederwertiges ASCII-Code, 7-Bit-Code nach DIN 66003 

Halbbyte (Beispiel: 6 => 0011 01102 = 3616 )



Dezimal- Hex- ASCII- Bedeutung 

Wert Code Zeichen englisch deutsch 

00 00 NUL Null Füllzeichen 

01 01 S0H Start of Heading Anfang des Kopfes 

02 02 STX Start of Text Anfang des Textes 

03 03 ETX End of Text Ende des Textes 

04 04 EOT End of Transmission Ende der Übertragung 

05 05 ENQ Enquiry Stationsaufforderung 

06 06 ACK Acknowledge Positive Rückmeldung 

07 07 BEL Bell Klingel 

08 08 BS Backspace Rückwärtsschritt 

09 09 HT Horizontal Tabulation Horizontal-Tabulator 

10 0A LF Line Feed Zeilenvorschub 

11 0B VT Vertical Tabulation Vertikal-Tabulator 

12 0C FF Form Feed Formularvorschub 

13 0D CR Carriage Return Wagenrücklauf 

14 0E SO Shift Out Dauerumschaltung 

15 0F SI Shift In Rückschaltung 

16 10 DLE Data Link Espace Datenübertragung-Umschaltung 

17 11 DC1 Device Control 1 Gerätesteuerung 1 ( XON ) 

18 12 DC2 Device Control 2 Gerätesteuerung 2 

19 13 DC3 Device Control 3 Gerätesteuerung 3 ( XOFF ) 

20 14 DC4 Device Control 4 Gerätesteuerung 4 

21 15 NAK Negative Acknowledge Negative Rückmeldung 

22 16 SYN Synchronous Idle Synchronisierung 

23 17 ETB End of Transmission Block Ende des Übertragungs-Blocks 

24 18 CAN Cancel Ungültig machen 

25 19 EM End of Medium Ende der Aufzeichnung 

26 1A SUB Substitute Substitution 

27 1B ESC Escape Umschaltung 

28 1C FS File Separator Hauptgruppen-Trennung 

29 1D GS Group Separator Gruppen-Trennung 

30 1E RS Record Separator Untergruppen-Trennung 

31 1F US Unit Separator Teilgruppen-Trennung 

32 20 SP Space Zwischenraum, Leerschritt 

127 7F DEL Delete Löschen 

Bedeutung der Sonderzeichen im ASCII-Code nach DIN 66003 

Erweiterter IBM-PC Zeichensatz für Bildschirmausgabe

Befehlsliste 


FB Informatik Mikroprozessorsysteme





Befehlsliste in Hex-Folge

Mikroprozessorsysteme mit MVUS 80535

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

Template löschen?

Als Template speichern?