Prof. Dr.-Ing. R. Laur - Universität Bremen
Prof. Dr.-Ing. R. Laur - Universität Bremen Prof. Dr.-Ing. R. Laur - Universität Bremen
Institut für Theoretische Elektrotechnik und Mikroelektronik Universität Bremen Skript zur Vorlesung Integrierte Schaltungen I (Sommersemester) Prof. Dr.-Ing. R. Laur (Korrekturversion, April 2001)
- Seite 2 und 3: Kapitel 1: Grundlagen integrierter
- Seite 4 und 5: Kapitel 1: Grundlagen integrierter
- Seite 6 und 7: Kapitel 1: Grundlagen integrierter
- Seite 8 und 9: Kapitel 1: Grundlagen integrierter
- Seite 10 und 11: Kapitel 1: Grundlagen integrierter
- Seite 12 und 13: Kapitel 1: Grundlagen integrierter
- Seite 14 und 15: Kapitel 2: Diode Integrierte Schalt
- Seite 16 und 17: Kapitel 2: Diode Integrierte Schalt
- Seite 18 und 19: Kapitel 2: Diode Integrierte Schalt
- Seite 20 und 21: Kapitel 2: Diode Integrierte Schalt
- Seite 22 und 23: Kapitel 2: Diode Integrierte Schalt
- Seite 24 und 25: Kapitel 2: Diode Integrierte Schalt
- Seite 26 und 27: Kapitel 2: Diode Integrierte Schalt
- Seite 28 und 29: Kapitel 3: Bipolarer Transistor Int
- Seite 30 und 31: Kapitel 3: Bipolarer Transistor Int
- Seite 32 und 33: Kapitel 3: Bipolarer Transistor Int
- Seite 34 und 35: Kapitel 3: Bipolarer Transistor Int
- Seite 36 und 37: Kapitel 3: Bipolarer Transistor Int
- Seite 38 und 39: Kapitel 3: Bipolarer Transistor Int
- Seite 40 und 41: Kapitel 3: Bipolarer Transistor Int
- Seite 42 und 43: Kapitel 3: Bipolarer Transistor Int
- Seite 44 und 45: Kapitel 3: Bipolarer Transistor Int
- Seite 46 und 47: Kapitel 3: Bipolarer Transistor Int
- Seite 48 und 49: Kapitel 3: Bipolarer Transistor Int
- Seite 50 und 51: Kapitel 3: Bipolarer Transistor Int
Institut für Theoretische<br />
Elektrotechnik und Mikroelektronik<br />
<strong>Universität</strong> <strong>Bremen</strong><br />
Skript zur Vorlesung<br />
Integrierte Schaltungen I<br />
(Sommersemester)<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong><br />
(Korrekturversion, April 2001)
Kapitel 1: Grundlagen integrierter Schaltungen Integrierte Schaltungen I<br />
1 Grundlagen integrierter Schaltungen<br />
1.1 Geschichtlicher Überblick<br />
Die moderne Mikroelektronik ermöglicht die Entwicklung komplexer und qualitativ hochwertiger<br />
elektronischer Geräte und Systeme. Die Grundbausteine stellen integrierte Schaltungen<br />
(IS) dar. Dies sind Schaltungsanordnungen, die eine Vielzahl elektronischer Funktionselemente<br />
auf einem gemeinsamen Substrat in mechanischer und elektrischer Verbindung enthalten.<br />
Im folgenden sollen lediglich monolithisch integrierte Schaltungen auf Siliziumbasis<br />
betrachtet werden. Auf der Oberfläche eines Siliziumplättchens (Chip) mit wenigen Millimetern<br />
Kantenlänge, wird mit technologischen Prozessen (Planartechnik) eine Vielzahl an Einzelkomponenten<br />
(Transistoren, Dioden, Widerständen und Kapazitäten) realisiert, die durch<br />
ein Leiterbahnsystem elektrisch miteinander verbunden sind. Die Gründe für die stürmische<br />
Entwicklung der Mikroelektronik liegen in den Vorteilen der monolithischen Integration:<br />
• Starke Miniaturisierung, dadurch eine erhebliche Reduktion von Gewicht und<br />
Volumen der Systeme und Geräte. Die kleine Geometrie der Funktionselemente<br />
und der Verbindungsleitungen ergibt eine Erhöhung der Arbeitsgeschwindigkeit<br />
und eine Reduzierung der Verlustleistung.<br />
• Kollektive Fertigungsschritte: Es werden gleichzeitig eine große Anzahl an<br />
Schaltkreisen gefertigt. Die Herstellungskosten der einzelnen Schaltung werden<br />
damit drastisch reduziert.<br />
• Durch die Reduktion der Verbindungsstellen (Lötstellen) wird die Zuverlässigkeit<br />
des Gesamtsystems deutlich erhöht.<br />
• Der hohe Integrationsgrad ermöglicht die wirtschaftliche Realisierung<br />
komplexer Systeme hoher Funktionalität und hoher Leistungsfähigkeit.<br />
Im folgenden werden die wesentlichen Entwicklungen genannt, die zum Siegeszug der Mikroelektronik<br />
geführt haben:<br />
23.12.1947: Erster Transistor, entwickelt von W. Shockley, W. Brattain und J. Bardeen in<br />
den Bell-Laboratorien, Murray Hill (NJ). Es handelte sich um einen Germanium-Spitzentransistor.<br />
Das Wort „Transistor“ wurde aus den Begriffen „transfer“<br />
und „resistor“ zusammengesetzt (s. Abb. 1.1).<br />
1953: Erstmalige Herstellung von reinem, einkristallinem Silizium in den Laboratorien<br />
der Siemens AG.<br />
ca. 1955: Entwicklung der Planartechnologie und des Fotolitografieverfahrens.<br />
1956 Verleihung des Nobelpreises an Shockley, Bardeen und Brattain für die Entwicklung<br />
des Transistors.<br />
1959: Realisierung der ersten integrierten Schaltung in den Bell-Laboratorien von R.<br />
Noyce, J. Kilby und K. Lehovec. Das Patent beschreibt eine Schaltung mit einem<br />
Transistor und einigen Widerständen und Dioden.<br />
1960: Entwicklung des MOS-Feldeffekttransistor von M. Atalla und D. Khang.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 3 - ITEM
Kapitel 1: Grundlagen integrierter Schaltungen Integrierte Schaltungen I<br />
Abbildung 1.1: Die Erfinder des Transistors (Bardeen stehend links, Brattain rechts,<br />
Shockley sitzend und der erste Transistor.<br />
Abbildung 1.2: Integrierte Schaltung von Noyce, J. Kilby und K. Lehovec<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 4 - ITEM
Kapitel 1: Grundlagen integrierter Schaltungen Integrierte Schaltungen I<br />
ab 1960: Zunehmende Bedeutung integrierter Schaltungen, Entwicklung von standardisierten<br />
Schaltungen, Fertigung in hohen Stückzahlen. Digitaltechnik: Gatter, Flip-<br />
Flops etc., Analogtechnik: Operationsverstärker.<br />
Rasante technologische Entwicklung: Verkleinerung der Strukturen (Bauelemente),<br />
Vergrößerung der Chipfläche, ca. Verdopplung der Transistorfunktion/Chip<br />
pro Jahr. Folge: Die zunehmende Komplexität und zunehmende Spezialisierung<br />
ergaben geringere Stückzahlen und damit höhere Preise pro Schaltung.<br />
1969: Entwicklung des Ein-Chip-Mikroprozessors von H. E. Hoff (Intel Corporation):<br />
Erster universeller Digitalbaustein, der durch Software seine spezifische Funktion<br />
erhält (Zentraleinheit eines Digitalrechners auf einem Chip) und damit in großen<br />
Stückzahlen einsetzbar war. Dies war die „Initialzündung“ der Mikroelektronik,<br />
welche die folgende rasante Entwicklung ermöglichte.<br />
Der zunehmende Bedarf an Rechen- und Speicherleistung hat zur Entwicklung<br />
immer leistungsfähigerer Mikroprozessoren geführt. Gleichzeitig stieg der Bedarf<br />
an Speicher an. Die Entwicklung konnte dem Bedarf durch die ständige Verkleinerung<br />
der minimalen Strukturabmessungen und die Vergrößerung der Chipfläche<br />
folgen. G.E. Moore sagte bereits Anfang der siebziger Jahre eine Vervierfachung<br />
des Integrationsgrades (Bauelemente/Chip) alle 3 Jahre voraus. Diese Vorhersage<br />
wurde von der Praxis bisher gut bestätigt. In Abbildung 1.3 ist die Entwicklung<br />
des Integrationsgrades am Beispiel marktführender Speicher- und Mikroprozessorprodukte<br />
dargestellt.<br />
2000: Nobelpreis für Jack Kilby<br />
Number of Transistors per Chip<br />
1G<br />
100M<br />
10M<br />
1M<br />
100K<br />
10K<br />
1K<br />
1K<br />
4004<br />
4K<br />
8080<br />
16K<br />
8085<br />
256K<br />
1M<br />
80286<br />
68000<br />
8086<br />
68020<br />
64K<br />
80386<br />
Pentium Pro<br />
MPU and Cache<br />
Memory Chip<br />
P7?<br />
4M<br />
Pentium Pro<br />
MPU Only<br />
80486 Pentium<br />
LSI Logic<br />
IBM Gate Array<br />
Gate<br />
Microprocessor/Logic<br />
Memory (DRAM)<br />
70 72 74 76 78 80 82 84 86 88 90 92 94 96 98 00<br />
Abbildung 1.3: Entwicklung des Integrationsgrades integrierter Schaltungen<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 5 - ITEM<br />
Year<br />
16M<br />
64M<br />
256M<br />
1G<br />
P8?
Kapitel 1: Grundlagen integrierter Schaltungen Integrierte Schaltungen I<br />
Die steigenden Integrationsgrade haben zu der in Tabelle 1.1 angeführten formalen Einteilung<br />
geführt.<br />
Bezeichnung Chipfläche/ mm 2 Transistoren/Chip<br />
SSI (Small Scale Integration) ≈ 1 mm 2 < 10 2<br />
MSI (Medium Scale Integration) < 10 mm 2 < 10 3<br />
LSI (Large Scale Integration) < 20 mm 2 < 10 5<br />
VLSI (Very Large Scale Integration) < 100 mm 2 ≈ 10 6<br />
ULSI (Ultra Large Scale Integration) > 100 mm 2 >> 10 6<br />
Tabelle 1.1: Grobe Einteilung des Integrationsgrades<br />
Charakteristiken mikroelektronischer Schaltungen sind:<br />
• minimale Strukturabmessungen<br />
• Anzahl Transistoren/Chip<br />
• Chipfläche<br />
• Schaltzeiten/Grenzfrequenzen<br />
• Leistungsverbrauch/Grundschaltung<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 6 - ITEM
Kapitel 1: Grundlagen integrierter Schaltungen Integrierte Schaltungen I<br />
Abbildung 1.4: Chipfoto einer integrierten Schaltung (INTEL 8080)<br />
1.2 Integrierte Strukturen - Fotolithografie<br />
Auf dem in Abbildung 1.4 abgebildeten Chip sind Strukturen zu erkennen, die über metallische<br />
Leiterbahnen verbunden sind. Diese Strukturen bilden die einzelnen Elemente der integrierten<br />
Schaltung, wie z.B. Transistoren, Dioden und Widerstände. Am Rand sind die Bondflecken<br />
zu erkennen, über die eine Verbindung zu den Anschlüssen des Gehäuses erfolgt.<br />
In der Abbildung 1.5, die einen Ausschnitt aus einer integrierten Schaltung zeigt, kann man<br />
die Realisierung einzelner Schaltungselemente durch strukturierte p- und n- Zonen auf dem<br />
Chip erkennen. Mit Hilfe der Fotolithografie werden die Strukturen von einer Fotomaske auf<br />
die Halbleiterscheibe übertragen. In Abbildung 1.6 ist beispielhaft dargestellt, wie Fenster in<br />
einer SiO2-Schicht erzeugt werden können. Nach der Oxidation der Si-Oberfläche (a) wird<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 7 - ITEM
Kapitel 1: Grundlagen integrierter Schaltungen Integrierte Schaltungen I<br />
mit einer Lackschleuder ein Tropfen Fotolack auf der rotierenden Scheibe verteilt. Dabei entsteht<br />
eine dünne und gleichmäßige Fotolackschicht (b). Im Anschluß daran wird der Fotolack<br />
durch eine Maske hindurch mit ultraviolettem Licht belichtet (c). Der Fotolack wird entwikkelt.<br />
Dabei werden die belichteten (Positivlack) oder alternativ die unbelichteten (Negativlack)<br />
Fotolackflächen entfernt. Durch die Fotolackfenster hindurch wird die SiO2-Schicht<br />
weggeätzt (e). Zum Schluß wird der Fotolack entfernt und die Scheibe gereinigt. Die Struktur<br />
der SiO2-Schicht entspricht jetzt derjenigen der Fotomaske und kann jetzt z.B. als Maskierung<br />
bei der Diffusion von Dotierungsstoffen dienen. Dieser Prozeß wiederholt sich bei der Herstellung<br />
von integrierten Schaltungen mehrfach.<br />
T1<br />
T2<br />
Ausgang Q Versorgungs-<br />
R1 spannung<br />
���� ����� ����<br />
���� ��� � � ����<br />
���� ��� � � ����<br />
���� ��� ����� �� ����<br />
��� ��<br />
�����<br />
��<br />
������<br />
���<br />
�������<br />
�� ��<br />
��� ��<br />
��� ��<br />
��� ��<br />
���<br />
��<br />
���<br />
���<br />
���� ���<br />
�� �� � � ���<br />
������<br />
��� ��<br />
�� ��<br />
�� �� ������ �� ��<br />
�� ����<br />
���<br />
������<br />
�� ����<br />
���<br />
��<br />
�� �� ���<br />
�� �� ���<br />
����<br />
���<br />
�� �� ���� �<br />
����<br />
���<br />
�� ��� ��<br />
�� ��<br />
�� ��<br />
��<br />
T1<br />
p<br />
T2 p p<br />
+<br />
n -<br />
n - ���<br />
�� ��<br />
Q U (+)<br />
�� �� ��<br />
�� �<br />
�� n p � �� ��<br />
��<br />
R1<br />
R2<br />
+ n +<br />
Kontaktierungsflecken<br />
o<br />
n<br />
�<br />
+<br />
E E'<br />
n-Insel<br />
�������������� ���<br />
��������������<br />
n ���<br />
+<br />
E B C SiO Al<br />
2<br />
n +<br />
n +<br />
p + p p<br />
p +<br />
n +<br />
n -<br />
��������������������������������������������������������������������������������������������������������������������������������������������������������<br />
��������������������������������������������������������������������������������������������������������������������������������������������������������<br />
��������������������������������������������������������������������������������������������������������������������������������������������������������<br />
��������������������������������������������������������������������������������������������������������������������������������������������������������<br />
��������������������������������������������������������������������������������������������������������������������������������������������������������<br />
R2<br />
Kontaktfenster<br />
p-Isolationsring<br />
Transistor Widerstand<br />
Abbildung 1.5: Ausschnitt aus einer integrierten Schaltung<br />
n -<br />
p-Substrat<br />
p +<br />
Schnitt E-E'<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 8 - ITEM
Kapitel 1: Grundlagen integrierter Schaltungen Integrierte Schaltungen I<br />
In Abbildung 1.7 sind die einzelnen Prozeßschritte zur Herstellung einer IS am Beispiel eines<br />
npn-Transistors dargestellt. Abbildung 1.8 faßt die Herstellungsschritte bis zur Montage im<br />
Gehäuse mit Kontaktierung zusammen.<br />
�����<br />
�����<br />
�������� ��������� �����������<br />
�����<br />
���������������������������������������<br />
����<br />
����<br />
SiO2 (z.B.1µm dick) Fotolack (z.B. 0,5µm dick)<br />
Si<br />
�������� ��������� �����������<br />
�����<br />
UV-Licht<br />
���������������������������������������<br />
���������������������������������������<br />
�����}<br />
�����<br />
���������������������������������������<br />
a) b) c)<br />
"Fotolackmaske" Fenster in der SiO2-Schicht<br />
d) e) f)<br />
a) Oxidierte Si-Scheibe<br />
b) Fotolack aufgebracht<br />
c) Justieren und Belichten (Kontaktkopie)<br />
d) Fotolack entwickelt (Fotolackmaske)<br />
e) SiO2-Schicht geätzt<br />
Fotolack- und Ätzprozeß (mit Positiv-Lack)<br />
f) Fotolack entfernt (Kontaktfenster oder SiO2-Maske für Diffusion)<br />
SiO 2<br />
�����<br />
Glasträger<br />
Maske<br />
FotoemulssionoderChromschicht<br />
Abbildung 1.6: Fotolithografie am Beispiel der Fenstererzeugung in einer SiO2 -Schicht<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 9 - ITEM
Kapitel 1: Grundlagen integrierter Schaltungen Integrierte Schaltungen I<br />
��������<br />
��������������������������������������������������������������������������<br />
��������<br />
p -<br />
SiO2<br />
��������������������������������������������������������������������������<br />
��������������������������������������������������������������������������<br />
��������������������������������������������������������������������������<br />
��� �<br />
��� ��� ���<br />
��������������������������������������������������������������������������<br />
��� �����<br />
����� �������������������������������������������������������������������������� ���<br />
��������������������������������������������������������������������������<br />
��<br />
As<br />
n +<br />
p<br />
��������<br />
-<br />
��������������������������������������������������������������������������<br />
��������������������������������������������������������������������������<br />
��������������������������������������������������������������������������<br />
������������<br />
������������<br />
������������<br />
������������<br />
�������������<br />
���������<br />
p +<br />
������������<br />
B<br />
��������������������������������������������������������������������������<br />
� ��<br />
������������<br />
�������������<br />
������������<br />
�������������<br />
��<br />
��������������������������������������������������������������������������<br />
��������������������������������������������������������������������������<br />
������������<br />
������������<br />
������������<br />
B<br />
n -<br />
�������������<br />
�������������<br />
�������������<br />
�������������<br />
�������������<br />
�������������<br />
������������<br />
�������������<br />
������������<br />
�� �<br />
��� �����<br />
��������������������������<br />
p<br />
p + p +<br />
��������������������������<br />
n -<br />
�������������<br />
�������������<br />
��������������������������������������������������������������������������<br />
��<br />
�������������<br />
�������������<br />
��������������������������������������������������������������������������<br />
��������������������������������������������������������������������������<br />
������������<br />
�������������<br />
���<br />
�� ��<br />
������������<br />
�<br />
��������������������������<br />
��������<br />
���<br />
P<br />
������������<br />
������������<br />
������������<br />
��������������������������<br />
�������������<br />
�������������<br />
p n+ n+<br />
p + p +<br />
�������������<br />
�������������<br />
��������������������������������������������������������������������������<br />
��<br />
�������������<br />
�������������<br />
��������������������������������������������������������������������������<br />
������������<br />
������������<br />
�������������<br />
�������������<br />
������������<br />
�������������<br />
���<br />
�� ��<br />
������������<br />
�<br />
���������������������������� �������� �n+<br />
�� n+<br />
�������������<br />
������������<br />
�������������<br />
������������<br />
�������������<br />
� ��<br />
��������������������������������������������������������������������������<br />
��������������������������������������������������������������������������<br />
��������������������������������������������������������������������������<br />
������������<br />
������������<br />
������������<br />
�������������<br />
������������<br />
���<br />
�� �� �<br />
��������������������������<br />
B E C<br />
p�������<br />
��<br />
n+ �� n+<br />
������������<br />
n +<br />
n +<br />
n +<br />
n +<br />
�������������<br />
�������������<br />
�������������<br />
�����������������������������������������<br />
�������������������������������������������������������������������������<br />
��<br />
�������������<br />
�������������<br />
�������������������������������������������������������������������������<br />
�������������������������������������������������������������������������<br />
n -<br />
n -<br />
p -<br />
p +<br />
p -<br />
p -<br />
p -<br />
� Al<br />
p<br />
p + p +<br />
n -<br />
n +<br />
p -<br />
p + p +<br />
n +<br />
n -<br />
p -<br />
Thermische Oxidation der polierten Substratscheibe<br />
Maske für Subkollektoren ("buried layer")<br />
Diffusion von Arsen (oder Antimon), Abnahme des SiO2<br />
Epitaxie, anschließend Oxidation<br />
Maske für Isolationsringe<br />
Diffusion von Bor, Oxidation während der Nachdiffusion<br />
Basis- (und Widerstands-) Maske<br />
Diffusion von Bor, Oxidation während der Nachdiffusion<br />
Emitter- Maske (einschließlich Kollektorkontaktzonen)<br />
Diffusion von Phosphor (oder Arsen), Oxidation während<br />
der Nachdiffusion<br />
Kontaktfenster - Maske<br />
Aufdampfen von Aluminium (ganzflächig)<br />
Metallisierungs - Maske<br />
Tempern der Aluminium - Strukturen<br />
Abbildung 1.7: Prozeßfolge bei der Herstellung einer integrierten Schaltung<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 10 - ITEM
Kapitel 1: Grundlagen integrierter Schaltungen Integrierte Schaltungen I<br />
a) Herstellung einer Fotomaske aus der Maskenvorlage<br />
b) Einbau einer IS in ein Flachgehäuse<br />
c) Arbeitsschritte bei der Nagelkopfkontaktierung (Bonding)<br />
Abbildung 1.8: Übersicht über die Herstellungsschritte einer IS<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 11 - ITEM
Kapitel 1: Grundlagen integrierter Schaltungen Integrierte Schaltungen I<br />
1.3 Physikalische Grundlagen, die Halbleitergrundgleichungen<br />
Ausgehend von den vollständigen Maxwellschen Gleichungen<br />
�<br />
� dB<br />
rotE<br />
= − , (1.1)<br />
dt<br />
�<br />
� � dD<br />
rotH<br />
= J + , (1.2)<br />
dt<br />
divD = ρ<br />
�<br />
, divB = 0 , (1.3)<br />
�<br />
� � � �<br />
D = ε ⋅ E , B = µ ⋅ H , (1.4)<br />
ergibt sich unter Vernachlässigung des magnetischen Feldes im Halbleiter<br />
rotE = 0 und damit . (1.5)<br />
�<br />
E = −gradΨ<br />
�<br />
Die Divergenz von (1.2) liefert die Kontinuitätsgleichung des Gesamtstroms<br />
�<br />
divJ<br />
+<br />
d<br />
dt<br />
� � dρ<br />
divD<br />
= divJ<br />
+ = 0 . (1.6)<br />
dt<br />
Aus (1.4) mit (1.5) ergibt sich die Poisson-Gleichung<br />
divD = div(<br />
−ε<br />
gradΨ)<br />
= ρ<br />
�<br />
und mit ε = const.<br />
(1.7)<br />
ρ<br />
∆Ψ = − . (1.8)<br />
ε<br />
Für die Raumladungsdichte im Halbleiter gilt<br />
N N n p q − + − ⋅ = ρ )<br />
( D A<br />
(1.9)<br />
(q: Einheitsladung n: Elektronendichte, p: Löcherdichte, ND: Donatordichte, NA: Akzeptordichte)<br />
und damit<br />
( D A).<br />
N N n p<br />
ρ q<br />
∆Ψ = − = − − + −<br />
ε ε<br />
(1.10)<br />
Die Gesamtstromdichte ergibt sich als Summe von Elektronen- und Löcherstromdichte. Beide<br />
setzen sich jeweils aus einem Feldstromanteil (<strong>Dr</strong>iftstrom) und einem Diffusionsstromanteil<br />
zusammen (Transportgleichungen):<br />
�<br />
J n = −q<br />
⋅ ( µ n ⋅ n ⋅ grad Ψ − Dn<br />
⋅ grad n)<br />
, (1.11a)<br />
�<br />
= −q<br />
⋅ µ ⋅ p ⋅ gradΨ<br />
+ D ⋅ grad , (1.11b)<br />
( p)<br />
J p<br />
p<br />
p<br />
(µn, µp : Beweglichkeiten; Dn, Dp: Diffusionskonstanten)<br />
� � �<br />
J = Jn + J p.<br />
(1.12)<br />
(1.12) eingesetzt in (1.6) ergibt<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 12 - ITEM
Kapitel 1: Grundlagen integrierter Schaltungen Integrierte Schaltungen I<br />
Mit<br />
folgt<br />
� � dρ<br />
divJ p + divJ<br />
n + = 0 . (1.13)<br />
dt<br />
∂ρ ⎛ dp dn ⎞<br />
= q ⋅⎜<br />
− ⎟−<br />
q ⋅<br />
∂t<br />
⎝ dt dt ⎠���<br />
( G − R)<br />
+ q ⋅(<br />
G − R<br />
�� �����<br />
Löcher<br />
Elektronen<br />
(G: Generationsrate, R: Rekombinationsrate).<br />
� ∂n<br />
divJ<br />
n − q ⋅ + q ⋅<br />
������<br />
∂t<br />
����� Elektronen<br />
� ∂p<br />
p<br />
������<br />
∂t<br />
����� ( G − R)<br />
+ divJ<br />
+ q ⋅ − q ⋅(<br />
G − R)<br />
= 0<br />
Löcher<br />
) (1.14)<br />
. (1.15)<br />
Die Kontinuität wird für beide Trägerarten separat vorausgesetzt (detailliertes Gleichgewicht):<br />
�<br />
divJ<br />
n<br />
�<br />
divJ<br />
p<br />
∂n<br />
− q ⋅ + q ⋅<br />
∂t<br />
∂p<br />
+ q ⋅ − q ⋅<br />
∂t<br />
Im stationären Fall gilt zudem<br />
∂n<br />
∂p<br />
= 0 und = 0.<br />
∂t<br />
∂t<br />
( G − R)<br />
,<br />
( G − R)<br />
.<br />
( G − R)<br />
=<br />
0,<br />
( G − R)<br />
= 0.<br />
Daraus folgen dann die sog. Bilanzgleichungen:<br />
�<br />
divJ<br />
n = −q<br />
⋅<br />
�<br />
divJ<br />
= + q ⋅<br />
p<br />
(1.16)<br />
(1.17)<br />
Zusammenfassung der Halbleitergrundgleichungen im stationären Fall für ε = const:<br />
Poisson-Gleichung: ( D A).<br />
N N n p<br />
ρ q<br />
∆Ψ = − = − − + −<br />
ε ε<br />
(1.10)<br />
Bilanzgleichungen:<br />
�<br />
�<br />
divJ p = q(<br />
G − R)<br />
, divJ n = −q(<br />
G − R)<br />
. (1.17)<br />
�<br />
Transportgleichungen: J n = −q<br />
⋅ ( µ n ⋅ n ⋅ grad Ψ − Dn<br />
⋅ grad n)<br />
, (1.11a)<br />
�<br />
= −q<br />
⋅ ( µ ⋅ p ⋅ gradΨ<br />
+ D ⋅ grad p)<br />
, (1.11b)<br />
J p<br />
p<br />
p<br />
Da die Trägerdichten in der Regel um viele Größenordnungen variieren, ist es sinnvoll, die<br />
Grundgleichungen statt in Trägerdichten in Quasifermipotentialen zu formulieren. Mit den<br />
folgenden Gleichungen ergeben sich die Quasifermipotentiale Φn,Φp aus den Trägerdichten<br />
unter Voraussetzung der Gültigkeit der Boltzmannstatistik:<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 13 - ITEM
Kapitel 1: Grundlagen integrierter Schaltungen Integrierte Schaltungen I<br />
⎛ 1<br />
p = n ⋅exp<br />
⎜ i ⋅<br />
⎝ uT<br />
⎛ 1<br />
n = n ⋅exp<br />
⎜ i ⋅<br />
⎝ uT<br />
( Φ − Ψ)<br />
p<br />
⎞<br />
⎟<br />
⎟,<br />
⎠<br />
⎞<br />
⎟<br />
⎠<br />
( Ψ − Φ ) ⎟.<br />
n<br />
(ni : intrinsische Dichte, uT =kT/q: Temperaturspannung, 26 mV bei 20 O C)<br />
Im thermodynamischen Gleichgewicht gilt<br />
Φ<br />
n<br />
= Φ<br />
p<br />
= Φ<br />
(ΦF : Fermipotential)<br />
F<br />
.<br />
(1.18)<br />
Diffusionskonstante und Beweglichkeit der Träger sind durch die Einstein-Relation miteinander<br />
verknüpft:<br />
D<br />
D<br />
p<br />
n<br />
= u<br />
= u<br />
T<br />
T<br />
⋅ µ ,<br />
⋅ µ .<br />
n<br />
p<br />
Eingesetzt in die Transportgleichungen ergibt sich für die Löcher:<br />
�<br />
J<br />
p<br />
(1.19)<br />
⎛ Φ p − Ψ ⎞<br />
= −q<br />
⋅ µ p ⋅ p ⋅ gradΨ<br />
− q ⋅ µ p ⋅ ni<br />
⋅ exp⎜<br />
⎟<br />
⎜ ( grad p grad )<br />
u ⎟<br />
⋅ Φ − Ψ . (1.20)<br />
T<br />
��<br />
�� ⎝�����⎠<br />
p<br />
�������������������<br />
= −q⋅D<br />
⋅grad<br />
p<br />
Entsprechendes gilt für die Elektronen. Beide Gleichungen lassen sich vereinfachen zu:<br />
�<br />
J p = −q<br />
⋅ µ p ⋅ p ⋅ gradΦ<br />
p,<br />
�<br />
(1.21)<br />
J = + q ⋅ µ ⋅ n ⋅ gradΦ<br />
.<br />
n<br />
n<br />
n<br />
Die Trägerströme sind demnach proportional zur Trägerdichte multipliziert mit dem Gradienten<br />
des jeweiligen Quasifermipotentials. Daraus ist für Majoritätsträger bei niedriger Injektion<br />
(d.h. Majoritätsträgerdichte >> Minoritätsträgerdichte) zu folgern, daß das Quasifermipotential<br />
der Majoritätsträger näherungsweise räumlich konstant und gleich dem Fermipotential ist.<br />
Mit (1.10) und (1.11a,b) ergeben sich drei partielle Differentialgleichungen in den Variablen<br />
Ψ, n, p bzw. Ψ, φn, φp. Diese können, unter geeigneten Randbedingungen, numerisch oder<br />
unter vereinfachenden Annahmen analytisch gelöst werden. Die Teilchenströme und der Gesamtstrom<br />
ergeben sich dann mit den Gleichungen (1.11) und (1.12) oder (1.21) und (1.12).<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 14 - ITEM<br />
p
Kapitel 2: Diode Integrierte Schaltungen I<br />
2 Die pn-Diode<br />
Dioden sind Bauelemente, bei denen jeweils zwei aneinandergrenzende Gebiete mit entgegengesetzter<br />
Dotierung kontaktiert sind. Sie sind durch einen pn-Übergang (Grenzschicht<br />
zwischen den beiden unterschiedlich dotierten Gebieten) gekennzeichnet. Im folgenden wird<br />
von einer eindimensionalen Struktur ausgegangen, d.h. die Dotierungsdichte ist lediglich eine<br />
Funktion einer Koordinate.<br />
2.1 Der pn-Übergang im thermodynamischen Gleichgewicht<br />
Der Konzentrationsunterschied der Ladungsträger am pn-Übergang führt zur Diffusion der<br />
Ladungsträger über den pn-Übergang hinweg. Der dadurch verursachte Transport von Ladungen<br />
ergibt ein elektrisches Feld in der Umgebung des pn-Übergangs. Wegen des elektrischen<br />
Feldes entsteht eine von freien Ladungsträgern entblößte Schicht in der Umgebung des pn-<br />
Übergangs. Die ortsfesten ionisierten Dotierungsatome bilden eine Raumladungszone (RLZ).<br />
Im Gleichgewichtszustand wird der Diffusionsstrom der Ladungsträger durch einen entgegengesetzt<br />
gleich großen <strong>Dr</strong>iftstrom des entsprechenden Ladungsträgertyps kompensiert. Der<br />
pn-Übergang ist stromlos. Für den Löcherstrom ergibt sich damit aus (1.11b) für eindimensionale<br />
Betrachtung<br />
dp<br />
p = q(<br />
µ p pE − D ) = 0 . (2.1)<br />
dx<br />
J p<br />
Unter Verwendung der Einstein-Relation (1.19) folgt daraus<br />
Dp<br />
Edx =<br />
µ<br />
p<br />
dp<br />
p<br />
=<br />
kT<br />
q<br />
dp<br />
p<br />
. (2.2)<br />
Die Potentialdifferenz über die Raumladungsschicht ergibt sich damit zu<br />
V<br />
D<br />
Mit p = N ,<br />
p0<br />
A<br />
xn<br />
pn<br />
0<br />
kT dp kT p0<br />
∫ Edx = − = ln . (2.3)<br />
q p q p<br />
x<br />
p<br />
n0<br />
= − ∫<br />
p<br />
p<br />
n0<br />
n0<br />
p 0<br />
2 2<br />
ni<br />
ni<br />
= = folgt<br />
n N<br />
D<br />
p<br />
k T NA ND<br />
VD<br />
=<br />
q ni<br />
⋅ ⋅<br />
⋅ ln . (2.4)<br />
2<br />
17 −3<br />
10 −3<br />
Beispiel: = N = 10 cm , n ( Si,<br />
27°<br />
C)<br />
≈1,<br />
5⋅10<br />
cm , ⇒ V ≈ 0,<br />
84V<br />
N D A<br />
i<br />
D<br />
Diese Potentialdifferenz wird als Diffusionsspannung bezeichnet. Das n-Gebiet liegt dabei<br />
gegenüber dem p-Gebiet auf höherem (positivem) Potential. Außen ist diese Potentialdifferenz<br />
nicht meßbar, da sie durch eine entgegengesetzt wirkende Potentialdifferenz an den Kontakten<br />
kompensiert wird. Entsprechende Ergebnisse werden erzielt, wenn in (2.1) die Elektronenstromgleichung<br />
verwendet wird.<br />
Das elektrische Feld in der Raumladungszone läßt sich ebenso durch Integration der Poisson-<br />
Gleichung (1.10) berechnen. Dabei wird vorausgesetzt, daß die freien Ladungsträger in der<br />
RLZ vernachlässigbar sind. Im n-Gebiet der RLZ finden sich positive, ortsfeste Donatorionen<br />
der Dichte ND. Im p-Gebiet sind dies entsprechend Akzeptorionen der Dichte NA. Unter der<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 14 -<br />
ITEM
Kapitel 2: Diode Integrierte Schaltungen I<br />
Voraussetzung, daß sich als Potentialdifferenz über die RLZ die Diffusionsspannung (2.4)<br />
ergibt, folgt für die Ausdehnung der RLZ:<br />
ρ(x)<br />
E(x)<br />
V(x)<br />
x = x + x =<br />
d n p<br />
2⋅ ε N + N<br />
⋅<br />
q N ⋅ N<br />
A D<br />
A D<br />
⋅V<br />
p-Material n-Material<br />
-x p<br />
-Q<br />
RLZ<br />
+Q<br />
E D<br />
D<br />
x n<br />
U D<br />
. (2.5)<br />
Abbildung 2.1: Der pn-Übergang im thermodynamischen Gleichgewicht<br />
2.1.1 Einseitig abrupte Übergänge<br />
Von einseitig abrupten Übergängen wird gesprochen, wenn die Donatordichte sehr viel größer<br />
als die Akzeptordichte ist oder umgekehrt. Sie bilden ein geeignetes Modell insbesondere<br />
für diffundierte Übergänge und werden auch als p + n- oder pn + -Übergänge bezeichnet.<br />
Für einseitig abrupte pn-Übergänge gilt:<br />
2 ⋅ ε 1<br />
mit NA >> ND: xd ≈ xn<br />
= ⋅ ⋅V<br />
D . (2.6)<br />
q N<br />
D<br />
Dies bedeutet, daß sich die RLZ hauptsächlich in das n-Gebiet ausbreitet.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 15 -<br />
ITEM<br />
V D<br />
x<br />
x<br />
x
Kapitel 2: Diode Integrierte Schaltungen I<br />
2 ⋅ ε 1<br />
mit NA > ND bzw. N = NA, wenn NA 0 und die Sperrichtung Vpn < 0. Der Strom in Flußrichtung ist um<br />
mehrere Größenordnungen größer als der Fluß in Sperrichtung und steigt mit steigender Flußspannung<br />
exponentiell an.<br />
2.2.1 Diode in Flußrichtung<br />
Wirkt die äußere Spannung der Diffusionsspannung entgegen (Flußrichtung, Pluspol der äußeren<br />
Spannungsquelle am p-Kontakt, Vpn > 0), verringert sich der <strong>Dr</strong>iftstrom und es überwiegt<br />
der Diffusionsstrom. Es ergibt sich ein positiver Nettostrom vom p-Kontakt zum n-<br />
Kontakt. Der resultierende Nettostrom ist dabei um Größenordnungen kleiner als Diffusions-<br />
oder <strong>Dr</strong>iftstrom, d.h. beide Stromanteile weichen nur wenig voneinander ab und kompensieren<br />
sich immer noch näherungsweise, wie im Fall des thermodynamischen Gleichgewichts.<br />
Es gilt weiterhin näherungsweise (2.1)<br />
und entsprechend:<br />
dp<br />
p = q(<br />
µ p pE − D ) ≈ 0<br />
(2.9a)<br />
dx<br />
J p<br />
dp<br />
n = −q(<br />
µ nnE<br />
+ D ) ≈ 0<br />
(2.9b)<br />
dx<br />
J n<br />
Man kann dies anschaulich überprüfen, indem man aus dem Trägergradienten über die RLZ<br />
die Diffusionsstromdichte abschätzt, die sich in einer Größenordnung von mehreren 10<br />
kA/cm² ergibt, einem Wert, der um Größenordnungen über einem realistischen Wert der Nettostromdichte<br />
liegt. (2.9) kann entsprechend wie (2.1) integriert werden und es ergibt sich für<br />
die Potentialdifferenz über die RLZ entsprechend zu (2.3)<br />
kT pp0<br />
VD − Vpn = ln<br />
q p (x ) . (2.10)<br />
n n<br />
Vpn ist dabei die außen angelegte Spannung, wobei vorausgesetzt wird, daß sie vollständig<br />
über die RLZ abfällt. Unter der Voraussetzung niedriger Injektion bleibt die Majoritätsträgerdichte<br />
pp0 unverändert, während sich die Minoritätsträgerdichte am Rand der RLZ verändert.<br />
(2.10) gelöst nach der Minoritätsträgerdichte liefert<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 16 -<br />
ITEM
Kapitel 2: Diode Integrierte Schaltungen I<br />
− qV qV<br />
D<br />
pn(<br />
xn)<br />
= p p0<br />
exp( ) exp(<br />
kT kt<br />
und mit (2.3)<br />
− qV D p<br />
exp( ) =<br />
kT p<br />
n0<br />
p0<br />
pn<br />
)<br />
, (2.11)<br />
qVpn<br />
pn<br />
( xn)<br />
= pn0<br />
exp( ) . (2.12)<br />
kT<br />
Entsprechend gilt für die Elektronen<br />
qV pn<br />
n p ( x p ) = n p0<br />
exp( ) . (2.13)<br />
kt<br />
Durch die äußere Spannung in Flußrichtung werden demnach die Minoritätsträgerdichten am<br />
Rand der RLZ angehoben. Man spricht davon, daß Minoritätsträger über die RLZ injiziert<br />
werden. An den Kontakten bleibt die Minoritätsträgerdichte konstant. Es bildet sich demnach<br />
ein Diffusionsgefälle der Minoritätsträgerdichten vom Rand der RLZ zum Kontakt aus. Die<br />
überschüssigen Minoritätsträger rekombinieren auf ihrem Weg zum Kontakt. Die Dichtestörung<br />
der Minoritätsträger nimmt exponentiell mit der Diffusionslänge Lp innerhalb einiger<br />
Diffusionslängen auf den Gleichgewichtswert ab, wenn der Abstand des Kontakts von der<br />
RLZ wesentlich größer als die Diffusionslänge ist:<br />
typisch:<br />
L = D τ , τp – Lebensdauer der Löcher im n-Gebiet (2.14a)<br />
p<br />
p<br />
p<br />
, L ≈ einige<br />
Lp n<br />
Mit Gleichung 2.12 folgt<br />
p<br />
p<br />
10µ<br />
m<br />
xn<br />
− x<br />
x)<br />
− pn0<br />
= ( pn<br />
( xn<br />
) − pn<br />
) ⋅exp(<br />
) . (2.14b)<br />
L<br />
n ( 0<br />
p<br />
qV pn xn<br />
− x<br />
x)<br />
− pn0<br />
= pn<br />
(exp −1)<br />
⋅exp(<br />
) ; x > xn > 0. (2.15)<br />
kT<br />
L<br />
n ( 0<br />
Entsprechend gilt für die Elektronen im p-Gebiet:<br />
n<br />
qVpn<br />
x + x p<br />
x)<br />
− n p0<br />
= n p (exp −1)<br />
⋅exp(<br />
) ; x < -xp < 0. (2.16)<br />
kT<br />
L<br />
p ( 0<br />
Der Minoritätsträgerstrom ist bei niedriger Injektion ein reiner Diffusionsstrom der aus dem<br />
Gradienten der Minoritätsträgerdichte (2.15, 2.16) berechnet werden kann:<br />
J<br />
p<br />
dpn<br />
= −qDp<br />
,<br />
dx<br />
p<br />
n<br />
dn p<br />
J n = qDn<br />
. (2.17)<br />
dx<br />
Am Rand der Raumladungszone (xn, -xp) ergeben sich mit (2.14 – 2.17) jeweils die Minoritätsträgerströme<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 17 -<br />
ITEM
Kapitel 2: Diode Integrierte Schaltungen I<br />
qDp<br />
pn0<br />
qVpn<br />
J p ( xn<br />
) = (exp −1)<br />
, (2.18)<br />
L kT<br />
p<br />
qDnn<br />
p0<br />
qVpn<br />
J n ( −x<br />
p ) = (exp −1)<br />
. (2.19)<br />
L kT<br />
n<br />
Die Minoritätsträgerströme werden in Richtung zu den Kontakten aufgrund der Rekombination<br />
durch Majoritätsträgerströme ersetzt. Der insgesamt über den pn-Übergang fließende<br />
Strom, der gleichzeitig der Strom über die Kontakte ist, ergibt sich als Summe beider Minoritätsträgerströme<br />
(2.18, 2.19)<br />
Dp<br />
pn0<br />
Dnn<br />
p0<br />
qVpn<br />
J = J p ( xn<br />
) + J n ( −x<br />
p ) = q(<br />
+ )(exp −1)<br />
. (2.20)<br />
L L kT<br />
p<br />
Bei der Herleitung von (2.14) wurde davon ausgegangen, daß der Abstand zwischen RLZ und<br />
Kontakt erheblich größer als die Diffusionslänge ist (wp,n >>Lp,n, lange Diode). Ist dies nicht<br />
der Fall, ist die Rekombination zwischen RLZ und Kontakt vernachlässigbar. Der Minoritätsträgerstrom<br />
ist dann über die Strecke wp,n konstant und die Minoritätsträgerdichte fällt linear<br />
vom Rand der RLZ bis zum Kontakt auf den Wert 0 ab. Ist beispielsweise das n-Gebiet kurz<br />
gegenüber der Diffusionslänge Lp, so ist in (2.20) Lp durch die Länge des n-Gebiets wn zu<br />
ersetzen. Bei einer kurzen Diode erhöht sich dementsprechend der Diffusionsstrom einer Ladungsträgerart.<br />
Abbildung 2.2 zeigt im oberen Bild die Stromdichte J und symbolisch die Rekombination der<br />
injizierten Minoritätsträger innerhalb einiger Diffusionslängen vom Rand der RLZ. Im Bild<br />
darunter wird die Anhebung der Minoritätsträgerdichten an den Grenzen der RLZ durch Injektion<br />
dargestellt. Die injizierten Minoritätsträger diffundieren in das Bahngebiet hinein und<br />
rekombinieren dabei mit den jeweiligen Majoritätsträgern. Die zur Rekombination, z.B. im<br />
n-Gebiet benötigten Majoritätsträger werden zunächst aus dem Reservoir des n-Gebietes entnommen,<br />
aus Neutralitätsgründen durch einen Elektronenstrom Jn vom n-Gebietsende jedoch<br />
sofort nachgeliefert. Im n-Gebiet ändert sich entlang des Ortes das Verhältnis von Minoritätsträgerstrom<br />
IP zum Majoritätsträgerstrom kontinuierlich. Die Gesamtstromdichte J bleibt über<br />
die Länge der Diode aus Kontinuitätsgründen konstant.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 18 -<br />
ITEM<br />
n
Kapitel 2: Diode Integrierte Schaltungen I<br />
I<br />
n<br />
p<br />
In Ip I<br />
0<br />
p p0<br />
n p0<br />
��<br />
��<br />
��<br />
��<br />
p n<br />
Diffusion,<br />
Rekombination<br />
I n<br />
n p<br />
+<br />
V PN > 0V<br />
Abbildung 2.2: pn-Diode mit angelegter Flußspannung<br />
-x p<br />
x n<br />
p n<br />
I<br />
I p<br />
n n0<br />
Diffusion,<br />
Rekombination<br />
2.2.2 Diode in Sperrichtung<br />
Wirkt die äußere Spannung in Richtung der Diffusionsspannung (Sperrichtung, Minuspol der<br />
äußeren Spannungsquelle am p-Kontakt, Vpn < 0), überwiegt der <strong>Dr</strong>iftstrom den Diffusionsstrom.<br />
Da der <strong>Dr</strong>iftstrom ein Minoritätsträgerstrom ist, ist der Nettostrom in Sperrichtung um<br />
Größenordnungen kleiner als der Diffusionsstrom und geht bereits für kleine Sperrspannungen<br />
in die Begrenzung (Sperrsättigungsstrom), da der Vorrat an Minoritätsträgern erschöpft.<br />
Es gelten weiterhin die Gleichungen 2.12 und 2.13, da <strong>Dr</strong>ift- und Diffusionsstrom nur wenig<br />
voneinander abweichen. Wegen des negativen Vorzeichens von Vpn werden jetzt allerdings<br />
die Minoritätsträgerdichten an den Rändern der RLZ abgesenkt. Die Gleichungen 2.18 bis<br />
2.20 für die Minoritätsträgerströme und für den Gesamtstrom gelten weiterhin identisch.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 19 -<br />
ITEM<br />
J<br />
p n0<br />
x<br />
X
Kapitel 2: Diode Integrierte Schaltungen I<br />
I<br />
n<br />
p<br />
In, Ip<br />
0<br />
I<br />
pp0<br />
np0<br />
���<br />
���<br />
���<br />
���<br />
p n<br />
Diffusion,<br />
Generation<br />
np<br />
+<br />
VPN < 0V<br />
-xp<br />
RLZ<br />
Abbildung 2.3: pn-Diode mit angelegter Sperrspannung<br />
xn<br />
pn<br />
J<br />
Diffusion,<br />
Generation<br />
2.3 Die ideale Diode (Shockley-Gleichung)<br />
Gleichung 2.21 beschreibt die Gesamtstromdichte in der Diode in Fluß- und Sperrichtung.<br />
Der Diodenstrom ergibt sich durch Multiplikation mit der Querschnittsfläche A der Diode:<br />
V pn ⎛ ⎞<br />
⎜ VT<br />
I = ⋅ −1<br />
⎟<br />
D IS<br />
e<br />
(2.21)<br />
⎜ ⎟<br />
⎝ ⎠<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 20 -<br />
ITEM<br />
Ip<br />
In<br />
nn0<br />
p n0<br />
x<br />
x
Kapitel 2: Diode Integrierte Schaltungen I<br />
mit I q A D D<br />
p<br />
L L n<br />
⎛ p<br />
⎞<br />
n<br />
S = ⋅ ⋅ ⎜ ⋅ n + ⋅ ⎟<br />
0 p0<br />
⎟ , Sperrsättigungsstrom und (2.21a)<br />
⎝ p<br />
n ⎠<br />
kT<br />
VT = , Temperaturspannung. (2.21b)<br />
q<br />
In Abbildung 2.4 wird die Kennlinie der idealen Diode dargestellt. Im Sperrbereich (unteres<br />
Diagramm) wird für geringe Sperrspannungen der konstante Sperrsättigungsstrom erreicht.<br />
Im Flußbereich steigt der Strom oberhalb einer Schwellenspannung (ca. 0,7 V bei Silizium)<br />
exponentiell an.<br />
I D/A<br />
I D<br />
0.04<br />
0.03<br />
0.02<br />
0.01<br />
5 10 16<br />
I D/A<br />
5 10 16<br />
1 10 15<br />
1.5 10 15<br />
Abbildung 2.4: Kennlinie der idealen Diode<br />
+<br />
V PN<br />
0<br />
0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9<br />
0<br />
V PN/V<br />
1 0.8 0.6 0.4 0.2 0 0.2<br />
V PN/V<br />
2.4 Dynamisches Verhalten der Diode<br />
Das dynamische Verhalten der Diode wird durch die in und im Bereich der RLZ gespeicherte<br />
Ladung bestimmt. Üblicherweise werden die Effekte der Ladungsspeicherung modellhaft<br />
durch Kapazitäten beschrieben.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 21 -<br />
ITEM
Kapitel 2: Diode Integrierte Schaltungen I<br />
2.4.1 Sperrschichtladung, Sperrschichtkapazität<br />
Die außen angelegte Spannung wird (teilweise) durch die Variation der Breite der RLZ kompensiert.<br />
In Sperrichtung verbreitert sich die RLZ. In Flußrichtung wird die RLZ schmaler. In<br />
Flußrichtung gilt dies, solange die außen angelegte Flußspannung deutlich geringer als die<br />
Diffusionsspannung ist. Bei höheren Flußspannungen und damit höheren Diodenströmen treten<br />
resistive Effekte auf, die dafür verantwortlich sind, daß die an der RLZ anliegende Spannung<br />
geringer als die Diffusionsspannung bleibt. Mit der o.a. Näherung eines einseitig abrupten<br />
pn-Übergangs (2.8) ergibt sich die Breite der RLZ zu<br />
x<br />
d<br />
≈<br />
2 ⋅ ε V<br />
⋅<br />
q<br />
D<br />
− V<br />
N<br />
pn<br />
. (2.22)<br />
Die RLZ dehnt sich im wesentlichen in das niedrig dotierte Gebiet aus. Die pro Flächeneinheit<br />
gespeicherte Ladung Q’ ergibt sich damit zu<br />
Q'= q ⋅ N ⋅ xd<br />
= 2ε<br />
⋅ q ⋅ N ⋅(<br />
VD<br />
−V<br />
pn ) . (2.23)<br />
Im hochdotierten Gebiet ist die entsprechende Ladung mit umgekehrten Vorzeichen gespeichert.<br />
Für die auf die Flächeneinheit bezogene Kapazität der RLZ (Sperrschichtkapazität)<br />
folgt<br />
C'<br />
J<br />
dQ'<br />
∂<br />
= =<br />
dV dV<br />
pn<br />
pn<br />
( q ⋅ N ⋅ x )<br />
d<br />
=<br />
ε ⋅q<br />
⋅ N<br />
2⋅<br />
( V −V<br />
)<br />
D<br />
pn<br />
=<br />
ε ⋅q<br />
⋅ N<br />
⋅<br />
2⋅V<br />
D<br />
1<br />
V<br />
1−<br />
V<br />
pn<br />
D<br />
. (2.23a)<br />
Durch Multiplikation mit der Querschnittsfläche A ergibt sich die Sperrschichtkapazität<br />
C<br />
J<br />
mit C<br />
1<br />
= C J 0 ⋅ , (2.23b)<br />
V pn<br />
1 −<br />
V<br />
J 0<br />
= A⋅<br />
D<br />
ε ⋅ q ⋅ N<br />
2⋅V<br />
typisch: CJ 0 ≈ 0,<br />
2 2<br />
D<br />
fF<br />
µ m<br />
( Sperrschichtkapazität im spannungslosen Zustand).<br />
Üblicherweise wird ein etwas modifiziertes Modell der Sperrschichtkapazität verwendet:<br />
C<br />
j<br />
⎡ V<br />
= C ⋅ 1−<br />
⎣<br />
⎤<br />
− p<br />
PN<br />
j0<br />
⎢<br />
V<br />
⎥ . (2.24)<br />
D<br />
⎦<br />
Die Koeffizienten p (0.3 .. 0.5) und C werden durch Messungen bestimmt.<br />
j0<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 22 -<br />
ITEM
Kapitel 2: Diode Integrierte Schaltungen I<br />
Cj0<br />
Cj<br />
0<br />
Abbildung 2.5: Sperrschichtkapazität in Abhängigkeit von der angelegten Spannung<br />
Abbildung 2.5 zeigt qualitativ den Verlauf der Sperrschichtkapazität in Abhängigkeit von der<br />
Diodenspannung. Mit zunehmender Sperrspannung wird die Sperrschichtkapazität wegen der<br />
zunehmende Weite der RLZ reduziert. In Flußrichtung ergibt sich theoretisch ein Pol bei<br />
Vpn=VD. Dieser wird geeignet vermieden (gestrichelter Verlauf).<br />
2.4.2 Diffusionsladung, Diffusionskapazität<br />
Die Gleichungen 2.15 und 2.16 zeigen den Verlauf der durch Injektion erzeugten Dichtestörung<br />
der Minoritätsträger.<br />
Vpn<br />
xn<br />
− x<br />
x'<br />
∆ pn ( x)<br />
= pn<br />
( x)<br />
− pn0<br />
= pn0<br />
(exp −1)<br />
⋅ exp( ) = ∆p(<br />
xn<br />
) ⋅ exp( ) (2.25)<br />
V<br />
L<br />
L<br />
mit x’ = x - xn.<br />
T<br />
Die gespeicherten Minoritätsträger ergeben mit (2.18) die pro Flächeneinheit gespeicherte<br />
Ladung:<br />
∞<br />
∆Q′ p = q∫<br />
x<br />
n<br />
VD<br />
p<br />
T<br />
VPN<br />
Vpn<br />
L<br />
∆p(<br />
x′<br />
) dx′<br />
= q ⋅ Lp<br />
⋅ pn0<br />
⋅(exp<br />
−1)<br />
= J p ( xn<br />
) ⋅<br />
V<br />
D<br />
2<br />
p<br />
p<br />
p<br />
. (2.26)<br />
Mit (2.14a) und durch Multiplikation mit der Querschnittsfläche A ergibt sich daraus<br />
∞<br />
∆Qp = Aq∫<br />
x<br />
n<br />
∆p<br />
′<br />
′<br />
pn<br />
( x ) dx<br />
= Aq ⋅ Lp<br />
⋅ pn0<br />
⋅(exp<br />
−1)<br />
= I p ( xn<br />
) ⋅τ<br />
p.<br />
VT<br />
Entsprechend gilt für die Elektronenüberschußladung im p-Gebiet<br />
V<br />
(2.27a)<br />
∆Qn<br />
= In<br />
( xp<br />
) ⋅τ<br />
n.<br />
. (2.27b)<br />
Die gesamte gespeicherte Diffusionsladung ergibt sich aus der Summe der Minoritätsträgerladungen<br />
Vpn<br />
∆ QD = In<br />
( xp<br />
) ⋅τ<br />
n.<br />
+ I p(<br />
xn)<br />
⋅τ<br />
p.<br />
= I ⋅τ<br />
t = IS(exp<br />
−1)<br />
⋅τ<br />
t.<br />
(2.28)<br />
V<br />
Die gespeicherte Diffusionsladung ist demnach proportional zum Diodenstrom. τt ist die sog.<br />
Transitzeit, d.h. diejenige Zeit, die die gespeicherte Minoritätsträgerladung benötigt, um die<br />
Diode zu „durchqueren“. Die Diffusionsladung kann ebenso durch eine spannungsabhängige<br />
Diffusionskapazität CD beschrieben werden:<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 23 -<br />
ITEM<br />
T
Kapitel 2: Diode Integrierte Schaltungen I<br />
d∆Q<br />
I<br />
⋅τ<br />
D S t pn<br />
CD = = exp = τ t ⋅ = τ t<br />
dVpn<br />
VT<br />
VT<br />
dVpn<br />
V<br />
dI<br />
⋅ g . (2.29)<br />
2.5 Reale Dioden<br />
Die Kennlinien realer Dioden weichen wesentlich von derjenigen der idealen Diode ab. Die<br />
wesentlichen Effekte, die zu einer Abweichung vom idealen Modell führen sind:<br />
• Generation in der RLZ: In Sperrichtung führt die Generation in der RLZ zu einem<br />
gegenüber dem idealen Diffusionsstrom deutlich erhöhten Sperrsättigungsstrom.<br />
• Rekombination in der RLZ: In Flußrichtung rekombinieren Ladungsträger in der<br />
RLZ. Aus der Theorie ergibt sich für diese Rekombinationsströme:<br />
Vpn<br />
J r ≈ J r0<br />
⋅exp(<br />
)<br />
(2.30)<br />
2V<br />
T<br />
0<br />
Für niedrige Diodenströme übersteigen die Rekombinationsströme die aus der<br />
idealen Theorie erhaltenen Diffusionsströme. Für höhere Ströme dominiert wieder<br />
der ideale Diodenstrom. Häufig wird Gleichung 2.21 daher folgendermaßen modifiziert:<br />
U pn ⎛ ⎞<br />
⎜ n⋅VT<br />
I = I ⋅ −1⎟<br />
S e , 1 ≤ n ≤ 2 . (2.31)<br />
⎜ ⎟<br />
⎝ ⎠<br />
• Hochinjektions-, Hochstromeffekte: Diese Effekte treten auf, wenn bei hohen<br />
Flußspannungen die injizierten Minoritätsträgerdichten in die Größenordnung der<br />
Majoritätsträgerdichten gelangen. Diese Effekte können ebenfalls mit einer nichtidealen<br />
Diodengleichung entsprechend (2.31) modelliert werden.<br />
• Parasitäre Widerstände der Bahngebiete: Diese werden als Widerstände, die evtl.<br />
stromabhängig sind, dem Diodenmodell an den Klemmen zugefügt.<br />
• Durchbruch mit starkem Stromanstieg bei hohen Sperrspannungen: Bei hochdodierten<br />
Dioden ergibt sich der Durchbruch bei niedrigen Spannungen (10V).<br />
• Einflüsse der mehrdimensionalen Struktur.<br />
• Oberflächeneffekte (Leckströme, Rekombination), etc.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 24 -<br />
ITEM
Kapitel 2: Diode Integrierte Schaltungen I<br />
2.6 Großsignalmodell der Diode<br />
Ein einfaches Großsignalmodell der Diode ist in Abbildung 2.6 als Ersatzschaltbild dargestellt.<br />
Das Diodensymbol repräsentiert die ideale Diode. CJ und CD stellen die Sperrschicht-<br />
bzw. die Diffusionskapazität dar, die dementsprechend spannungsabhängig sind. RB repräsentiert<br />
die ohmschen Verluste in den Bahngebieten (Bahnwiderstand).<br />
V pn<br />
I d<br />
R B<br />
C J(V pn) C D(V pn)<br />
Abbildung 2.6: Großsignalersatzschaltbild der Diode<br />
2.7 Kleinsignalmodell der Diode<br />
Bei der Untersuchung des Kleinsignalverhaltens elektronischer Bauelemente wird davon ausgegangen,<br />
daß die elektrischen Klemmengrößen als Überlagerung einer zeitunabhängigen<br />
Größe I’, V’ mit einer zeitabhängigen Größe i(t), v(t) betrachtet werden können. Dabei wird<br />
vorausgesetzt, daß die Amplituden der zeitabhängigen Größen erheblich kleiner als die<br />
Gleichgrößen sind, so daß die nichtlinearen Elementgleichungen in einer Reihe entwickelt<br />
werden können, die nach dem linearen Glied abgebrochen werden kann.<br />
V ( t ) = V '+<br />
v(<br />
t)<br />
, v
Kapitel 2: Diode Integrierte Schaltungen I<br />
g<br />
0<br />
I<br />
V '<br />
=<br />
d<br />
S VT<br />
⋅ e<br />
(2.34)<br />
V<br />
T<br />
ergibt. Für hinreichend hohe Spannung in Flußrichtung (V‘d >> VT) gilt vereinfachend<br />
I<br />
D<br />
V '<br />
V '<br />
d<br />
d<br />
= I<br />
VT<br />
⋅(<br />
e −1)<br />
≈ I<br />
VT<br />
⋅e<br />
. (2.35)<br />
Hierdurch ergibt sich für (2.34) einfach<br />
g<br />
S<br />
I'<br />
S<br />
d<br />
0 ≈ . (2.36)<br />
VT<br />
Der Vorteil der Kleinsignalrechnung besteht darin, daß Verfahren der linearen Wechselstromrechnung<br />
eingesetzt werden können, wenn die Kleinsignalersatzschaltbilder der nichtlinearen<br />
Bauelemente im Arbeitspunkt bekannt sind. Abbildung 2.7 zeigt das Kleinsignalersatzschaltbild<br />
einer Diode.<br />
g 0(V') C j(V') C D(V')<br />
Abbildung 2.7: Kleinsignalersatzschaltbild der Diode<br />
r b<br />
2.8 Temperaturabhängigkeit des Diodenstroms<br />
Die Temperaturabhängigkeit der Diode ergibt sich aus (2.21). Einerseits ist die Temperaturspannung<br />
VT proportional zu T, andererseits ist der Sättigungsstrom IS stark über die Minoritätsträgerdichten<br />
np0, pn0 von der Temperatur abhängig. Mit<br />
n<br />
I<br />
p0<br />
S<br />
2<br />
ni<br />
= , p<br />
N<br />
A<br />
n0<br />
2<br />
ni<br />
= gilt (2.37)<br />
N<br />
D<br />
− E<br />
2<br />
g<br />
( T ) ∝ ni<br />
( T ) ∝ exp( ).<br />
(2.38)<br />
kT<br />
Zusammengefaßt folgt aus (2.21) in Flußrichtung mit hinreichend hoher Flußspannung:<br />
− E g qV pn<br />
I(<br />
T ) ∝ exp( ) exp( ) , (2.39)<br />
kT kT<br />
wobei die geringe Temperaturabhängigkeit des Bandabstands Eg unberücksichtigt bleiben soll.<br />
Aus (2.39) kann bestimmt werden, welche Änderung der Flußspannung ∆Vpn einer Änderung<br />
der Temperatur ∆T äquivalent ist:<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 26 -<br />
ITEM
Kapitel 2: Diode Integrierte Schaltungen I<br />
dI<br />
dT<br />
∆V<br />
∆T<br />
dI<br />
∆ T = ∆Vpn<br />
,<br />
dV<br />
pn<br />
=<br />
dI<br />
dT<br />
dI<br />
dV<br />
pn<br />
pn<br />
=<br />
E<br />
q<br />
g<br />
−V<br />
T<br />
pn<br />
1,<br />
73mV<br />
≈ . (2.40)<br />
K<br />
Der angegebene Näherungswert von ca. 1,73 mV/K ergibt sich bei 300K, Vpn = 0,6V mit einem<br />
Bandabstand von 1,12eV.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 27 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
3 Bipolarer Transistor<br />
Der bipolare Transistor wurde 1947 von Bardeen, Brattain und Shockley entwickelt, und er<br />
hat zunächst die Entwicklung der Elektronik bestimmt. Inzwischen ist die Bedeutung der bipolaren<br />
Technologie, verglichen mit der MOS-Technologie, reduziert. Unabhängig davon haben<br />
bipolare Technologien oder gemischte Technologien (z.B. BiCMOS) auch heute noch<br />
eine Bedeutung. Dies ist insbesondere in den spezifischen Vorteilen bipolarer Transistoren<br />
gegenüber MOS-Transistoren, wie höhere Verstärkung und besondere Eignung zur Leistungsverstärkung,<br />
begründet.<br />
3.1 Aufbau und Wirkungsweise<br />
Bipolare Transistoren sind gekennzeichnet durch zwei eng benachbarte pn-Übergänge. Die<br />
drei sich ergebenden Schichten sind jeweils kontaktiert. Es ergeben sich zwei Realisierungsmöglichkeiten<br />
als npn- bzw. pnp-Transistoren, die in Abbildung 3.1 als symbolische Schichtstruktur<br />
und mit ihrem Schaltsymbol dargestellt sind.<br />
B<br />
n<br />
p<br />
n<br />
C<br />
E<br />
npn<br />
Abbildung 3.1: npn- und pnp-Bipolartransistoren<br />
B<br />
n - Epitaxie<br />
C<br />
E<br />
Basis Emitter Kollektor<br />
p<br />
n + -Burried Layer<br />
B<br />
p - Substrat<br />
p<br />
n<br />
p<br />
C<br />
E<br />
pnp<br />
Abbildung 3.2: Querschnitt durch einen integrierten Bipolartransistor<br />
n +<br />
I C<br />
B<br />
C<br />
E<br />
p + - Isolation<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 28 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
Abbildung 3.2 zeigt beispielhaft einen Schnitt durch einen integrierten npn-Transistor. Eine<br />
einige Mikrometer dicke schwach n-dotierte Schicht wird durch epitaktisches Wachstum auf<br />
einem p-dotierten Substrat erzeugt. Durch tiefe p+-Dotierung wird eine n-dotierte Insel erzeugt,<br />
die den Kollektor des Transistors bildet. Zwischen Substrat und n-Insel wird eine<br />
hochdotierte vergrabene Schicht (burried layer) erzeugt, die den Widerstand zum Kollektor-<br />
Kontakt verringert. Eine p-dotierte Basisdiffusion wird von einer hochdotierten n-Diffusion<br />
gefolgt. Es bildet sich eine vertikale npn-Struktur. Gleichzeitig mit dem Emitter wird die<br />
hochdotierte Kontaktdiffusion für den Kollektor erzeugt, die für einen sperrfreien Kollektorkontakt<br />
sorgt. Emitter, Basis und Kollektor werden durch Öffnungen in der Siliziumdioxidschicht<br />
mit Aluminium kontaktiert.<br />
Die Aufsicht auf den bipolaren Transistor (Abbildung 3.3) zeigt die n-Insel in welcher der<br />
Transistor realisiert ist mit umgebenden n-Inseln, die durch p-dotierte Isolationsdiffusionen<br />
(Isolationsgräben) voneinander getrennt sind. Werden die Isolationsgräben auf das niedrigste<br />
Potential des Chips gelegt, sind die Inseln durch gesperrte pn-Übergänge elektrisch isoliert.<br />
Man erkennt Basis und Emitter sowie den hochdotierten n-Kollektorkontakt. Schwarz gekennzeichnete<br />
Kontaktöffnungen sorgen für die Kontaktierung der Transistoranschlüsse mit<br />
den Leiterbahnen aus Aluminium, die für eine elektrische Verbindung der Elemente miteinander<br />
sorgen.<br />
n +<br />
Emitter<br />
Basis<br />
Abbildung 3.3: Aufsicht auf Bipolartransistor<br />
p<br />
Isolation<br />
n +<br />
Verdrahtung<br />
Kollektor<br />
In Abbildung 3.2 ist gestrichelt das für die Transistorfunktion wesentliche Raumgebiet gekennzeichnet.<br />
Es handelt sich um eine vertikale n+pn - n+-Struktur, die in Abbildung 3.4 symbolisch<br />
dargestellt ist. Man beachte, daß sich Basis- und Kollektorkontakt an der Oberfläche<br />
befinden. Der hochdotierte Burried-Layer dient der niederohmigen Verbindung des internen<br />
Kollektors zum Kollektorkontakt. Bei der Untersuchung der grundsätzlichen Transistorfunktion<br />
an der eindimensionalen Struktur wird die hochdotierte n-Schicht in Abbildung 3.5 zunächst<br />
außer acht gelassen.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 29 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
Abbildung 3.4: Eindimensionale Darstellung der Transistorstruktur<br />
I E<br />
n +<br />
n +<br />
p<br />
E<br />
n -<br />
n +<br />
C<br />
V CE<br />
p<br />
x<br />
I B<br />
V BE>0 V BC0), die Basis-<br />
Kollektor-Strecke in Sperrichtung (VBC
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
I = 1 − ) ⋅ I χ<br />
C<br />
B<br />
( 1<br />
B1<br />
B2<br />
nE<br />
, (3.4)<br />
I = I + I = χ + χ ) ⋅ I , (3.5)<br />
E<br />
C<br />
B<br />
( 1 2<br />
nE<br />
nE<br />
I = −I<br />
− I = − 1+<br />
χ ) ⋅ I . (3.6)<br />
( 2<br />
Das Verhältnis von Kollektorstrom zu Basisstrom wird als Stromverstärkung βF, mit<br />
β<br />
F<br />
I<br />
=<br />
I<br />
C<br />
B<br />
1−<br />
χ<br />
≈<br />
χ + χ<br />
1<br />
1 >><br />
2<br />
1<br />
(3.7)<br />
bezeichnet. Der Kollektorstrom ist erheblich größer als der steuernde Basisstrom. Für integrierte<br />
Transistoren liegt βF in der Regel zwischen 50 und 200.<br />
Das Verhältnis von Kollektorstrom zu Emitterstrom wird als Stromverstärkung αF, mit<br />
α<br />
F<br />
=<br />
I<br />
I<br />
C<br />
E<br />
1−<br />
χ<br />
≈<br />
1+<br />
χ<br />
1 <<br />
bezeichnet. Zwischen αF und βF gilt damit der Zusammenhang<br />
β<br />
F<br />
α F =<br />
1−<br />
α<br />
F<br />
,<br />
2<br />
1<br />
(3.8)<br />
β F α F = . (3.9)<br />
β + 1<br />
F<br />
3.2 Das Ebers-Moll-Modell<br />
Das Ebers-Moll-Modell liefert einen einfachen Zusammenhang zwischen Klemmenströmen<br />
und Klemmenspannungen des bipolaren Transistors. Es war das erste Modell, das in der<br />
Schaltungssimulation eingesetzt wurde und stellt ein heuristisches Modell mit geringer physikalischer<br />
Relevanz dar.<br />
Es wird wieder von der eindimensionalen Transistorstruktur in Abbildung 3.5 ausgegangen.<br />
Unter Annahme niedriger Injektion in der Basis ist der Löcherstrom in der Basis vernachlässigbar.<br />
dp<br />
p = qµ<br />
p pEx<br />
− qD ≈ 0 . (3.10)<br />
dx<br />
J p<br />
Gleichung 3.10 ergibt, unter Verwendung der Einstein-Relation<br />
D<br />
µ<br />
p<br />
p<br />
k ⋅T<br />
= = VT<br />
q<br />
für die elektrische Feldstärke in der Basis<br />
E<br />
x<br />
dp<br />
qDp<br />
dx VT<br />
= =<br />
qµ<br />
p p<br />
p<br />
dp<br />
dx<br />
Damit folgt für den Elektronenstrom in der Basis:<br />
J<br />
n<br />
(3.11)<br />
. (3.12)<br />
( n ⋅ p)<br />
dn VT<br />
dp dn qDn<br />
d<br />
= qµ<br />
nnE<br />
x + qDn<br />
= qµ<br />
nn<br />
+ qDn<br />
= ⋅<br />
(3.13)<br />
dx p dx dx p dx<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 31 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
bzw.<br />
( n⋅<br />
p)<br />
d<br />
= qD ⋅ . (3.14)<br />
dx<br />
pJ n n<br />
Die Basisweite xB ist erheblich geringer als die Diffusionslänge der Elektronen, so daß die<br />
Rekombination in der Basis vernachlässigbar und der Elektronenstrom konstant ist. Gleichung<br />
3.14 kann dann über die Basisweite integriert werden und es ergibt sich:<br />
x<br />
J n<br />
B<br />
0<br />
B<br />
xB<br />
∫ pdx = qDn<br />
⋅ ( n p)<br />
= qD [ n(<br />
x ) p(<br />
x ) n(<br />
0)<br />
p(<br />
0)<br />
0 n B ⋅ − ⋅ ]. (3.15)<br />
Die gesamte Ladung der Majoritätsträger in der Basis wird als Basisladung<br />
Q<br />
B<br />
= q ⋅ A ⋅<br />
xB<br />
∫<br />
0<br />
pdx<br />
(3.16)<br />
bezeichnet. Das Ebers-Moll-Modell gilt lediglich für niedrige Injektion. Hierbei ist die Majoritätsträgerdichte<br />
lediglich von der Dotierungsdichte abhängig und es gilt:<br />
Q<br />
B<br />
qA ⋅<br />
x<br />
B<br />
= ∫ 0<br />
pdx = qAN<br />
G<br />
x<br />
, N N dx ≈ N x . (3.16a)<br />
G<br />
NG wird als Gummel-Zahl bezeichnet. Sie liegt für Si bei 10 12 .. 10 13 cm -2 und ist maßgeblich<br />
für die Stromverstärkung der Transistoren.<br />
Aus (3.15) ergibt sich damit der sog. Transferstrom In zu<br />
2<br />
2<br />
q ⋅ Dn<br />
⋅ A<br />
I n = −AJ<br />
n = − [ n(<br />
xB<br />
) ⋅ p(<br />
xB<br />
) − n(<br />
0)<br />
⋅ p(<br />
0)<br />
]. (3.17)<br />
Q<br />
B<br />
Das Minuszeichen wird gewählt, weil In den wesentlichen Anteil des Kollektorstroms darstellt<br />
und dieser positiv in negativer x-Richtung gezählt wird.<br />
BC<br />
2<br />
BC<br />
Mit ( xB<br />
) ⋅ p(<br />
xB<br />
) = n0<br />
( xB<br />
) ⋅ p0<br />
( xB<br />
) ⋅ ⎢exp(<br />
) −1⎥<br />
= ni<br />
⋅ ⎢exp(<br />
) −1⎥<br />
⎣ VT<br />
⎦ ⎣ VT<br />
⎦<br />
B<br />
= ∫ 0<br />
⎡ V ⎤ ⎡ V ⎤<br />
n (3.18)<br />
⎡ V ⎤ ⎡ V ⎤<br />
n (3.19)<br />
BE<br />
2<br />
BE<br />
und ( 0)<br />
⋅ p(<br />
0)<br />
= n0<br />
( 0)<br />
⋅ p0<br />
( 0)<br />
⋅ ⎢exp(<br />
) −1⎥<br />
= ni<br />
⋅ ⎢exp(<br />
) −1⎥<br />
⎣ VT<br />
⎦ ⎣ VT<br />
⎦<br />
ergibt sich der Transferstrom zu<br />
wobei<br />
⎡ V<br />
⎤<br />
BE VBC<br />
I n = I S ⎢exp(<br />
) − exp( ) ⎥ , (3.20)<br />
⎣ VT<br />
VT<br />
⎦<br />
I<br />
q<br />
⋅ D<br />
⋅ n<br />
⋅ A<br />
2 2 2<br />
S = n i<br />
QB<br />
gilt. (3.20a)<br />
Der Transferstrom kann in zwei Anteile I1 und I2 aufgespalten werden:<br />
I = I − I<br />
1<br />
2<br />
AB<br />
AB<br />
B<br />
(3.21)<br />
⎡ ⎛V<br />
⎞ ⎤<br />
BE<br />
mit I ⎢ ⎜<br />
⎟<br />
1 = I S ⋅ exp −1⎥<br />
(3.21a)<br />
⎣ ⎝ VT<br />
⎠ ⎦<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 32 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
⎡ ⎛V<br />
⎤<br />
BC ⎞<br />
und I ⎢ ⎜<br />
⎟<br />
2 = I S ⋅ exp −1⎥<br />
. (3.21b)<br />
⎣ ⎝ VT<br />
⎠ ⎦<br />
Die Rekombination in den Bahngebieten von Emitter und Kollektor sowie in der Basis wird<br />
durch ideale Diodenströme dargestellt:<br />
⎡ ⎛V<br />
BE ⎞ ⎤<br />
IB1f= I0E⋅⎢exp<br />
⎜ ⎟ − 1⎥<br />
, (3.22a)<br />
⎣ ⎝ VT<br />
⎠ ⎦<br />
⎡ ⎛V<br />
BC ⎞ ⎤<br />
IB1r= I0C⋅⎢exp<br />
⎜ ⎟ − 1⎥<br />
. (3.22b)<br />
⎣ ⎝ VT<br />
⎠ ⎦<br />
Zusammenfassend resultiert das folgende Ersatzschaltbild des Ebers-Moll-Modells, das als<br />
Transportmodell bezeichnet wird, da der Transferstrom im Vordergrund steht.<br />
E<br />
I E<br />
V BE<br />
I 1<br />
I 2<br />
I B1f<br />
I B<br />
B<br />
I 1<br />
I 2<br />
I B1r<br />
Abbildung 3.6: Stationäres Transportmodell nach Ebers-Moll<br />
Für die Klemmenströme ergibt sich:<br />
I C<br />
V BC<br />
⎡ ⎛V<br />
⎞ ⎤ ⎡ ⎛V<br />
⎞ ⎤<br />
I = −I<br />
+ I − I = −<br />
1 (3.23a)<br />
E<br />
1<br />
2<br />
B1<br />
f<br />
BE<br />
BC<br />
( I ) ⎢ ⎜<br />
⎟ ⎥ + ⋅ ⎢ ⎜<br />
⎟<br />
S + I 0E<br />
⋅ exp −1<br />
I S exp − ⎥<br />
⎣ ⎝ VT<br />
⎠ ⎦ ⎣ ⎝ VT<br />
⎠ ⎦<br />
⎡ ⎛V<br />
⎞ ⎤ ⎡ ⎛V<br />
⎞ ⎤<br />
I = I − I − I = −<br />
1 (3.23b)<br />
C<br />
1<br />
2<br />
B1r<br />
BC<br />
BE<br />
( I ) ⎢ ⎜<br />
⎟ ⎥ + ⋅ ⎢ ⎜<br />
⎟<br />
S + I 0C<br />
⋅ exp −1<br />
I S exp − ⎥<br />
⎣ ⎝ VT<br />
⎠ ⎦ ⎣ ⎝ VT<br />
⎠ ⎦<br />
Die Gleichungen 3.23 können folgendermaßen geschrieben werden:<br />
I =− I + α ⋅I<br />
E F R<br />
I = α ⋅I − I<br />
C F F R<br />
R<br />
C<br />
(3.24)<br />
mit<br />
⎡ ⎛V<br />
BE ⎞ ⎤<br />
IF = IES<br />
⋅⎢exp⎜<br />
⎟ − 1 ⎥ ,<br />
⎣ ⎝ VT<br />
⎠ ⎦<br />
(3.24a)<br />
⎡ ⎛V<br />
BC ⎞ ⎤<br />
IR = ICS<br />
⋅⎢exp⎜<br />
⎟ − 1 ⎥ ,<br />
⎣ ⎝ VT<br />
⎠ ⎦<br />
(3.24b)<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 33 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
ICS = I S + I 0C<br />
I ES = I S + I 0E<br />
I = α I = α<br />
S<br />
F<br />
ES<br />
,<br />
, (3.24c)<br />
R<br />
I<br />
CS<br />
. (3.24d)<br />
Aus (3.24) folgt das Ersatzschaltbild in Abbildung 3.7, das als Injektionsmodell bezeichnet<br />
wird, da es die Ladungsträgerinjektion an den pn-Übergängen in den Vordergrund stellt. Wegen<br />
der Reziprozitätsbeziehung (3.24d) sind lediglich 3 der 4 Parameter des Modells unabhängig<br />
zu bestimmen.<br />
E<br />
I E<br />
V BE<br />
I F<br />
α R IR<br />
⋅ αF F<br />
IB Abbildung 3.7: Injektionsmodell nach Ebers-Moll<br />
B<br />
Ein weiteres Ersatzschaltbild, das besonders für die häufig verwendete Emittergrundschaltung<br />
geeignet ist, ergibt sich durch Umrechnung aus dem Injektionsmodell:<br />
mit<br />
I<br />
I<br />
β<br />
β<br />
C<br />
B<br />
F<br />
R<br />
= β ⋅ I − ( β<br />
= I<br />
f<br />
F<br />
f<br />
+ I<br />
α F =<br />
1−<br />
α<br />
α R =<br />
1−<br />
α<br />
r<br />
F<br />
R<br />
,<br />
R<br />
+ 1)<br />
⋅ I<br />
r<br />
,<br />
I R<br />
⋅ I<br />
V BC<br />
I C<br />
C<br />
(3.25)<br />
, (3.25b)<br />
, (3.25c)<br />
⎡ ⎛V<br />
⎞ ⎤<br />
I = α 1 , (3.25d)<br />
f<br />
BE<br />
( 1−<br />
) ⎢ ⎜<br />
⎟<br />
F ⋅ I ES ⋅ exp − ⎥<br />
⎣ ⎝ VT<br />
⎠ ⎦<br />
⎡ ⎛V<br />
⎞ ⎤<br />
I = α 1 . (3.25e)<br />
r<br />
BC<br />
( 1−<br />
) ⎢ ⎜<br />
⎟<br />
R ⋅ ICS<br />
⋅ exp − ⎥<br />
⎣ ⎝ VT<br />
⎠ ⎦<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 34 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
E<br />
I E<br />
V BE<br />
I f<br />
R I ⋅ β<br />
F I ⋅ β<br />
Abbildung 3.8: Injektionsmodell in Emitterschaltung<br />
Am Beispiel des Injektionsmodells (Abbildung 3.8) sollen die unterschiedlichen Betriebszustände<br />
des Transistors untersucht werden. Abbildung 3.9 zeigt jeweils die zugehörigen Minoritätsträgerverteilungen:<br />
r<br />
f<br />
I B<br />
B<br />
• Transistor gesperrt: VBE < 0, VBC < 0 ⇒ If≈0, Ir ≈ 0, bis auf geringe Sperrströme<br />
fließt kein Klemmenstrom. Abbildung 3.9a zeigt die abgesenkten Minoritätsträgerdichten<br />
an beiden pn-Übergängen.<br />
• Aktiver Vorwärtsbetrieb: VBE > 0, VBC < 0 ⇒ If >> Ir<br />
I<br />
I<br />
C<br />
B<br />
≈<br />
α<br />
F<br />
⋅ I<br />
f<br />
= β<br />
=<br />
α<br />
F<br />
( 1−α<br />
F ) ⋅ I f 1−α<br />
F<br />
⎛V<br />
⎞ BE<br />
I ≈ ⋅ ⎜<br />
⎟<br />
C α F I ES exp .<br />
⎝ VT<br />
⎠<br />
F<br />
Ir<br />
> 100 (typisch),<br />
Abbildung 3.9b zeigt die Injektion am Emitter-Übergang, das typische Diffusionsdreieck<br />
in der Basis und die Absenkung der Minoritätsträger am gesperrten Kollektorübergang.<br />
• Sättigung: VBE > VBC > 0 ⇒ VCE > 0, (typisch: VCE = 0 .. einige 100 mV)<br />
Beide pn-Übergänge leiten und injizieren Elektronen in die Basis. Abbildung 3.9c<br />
zeigt die Injektion an beiden pn-Übergängen. Wegen der hohen Minoritätsträgerdichte<br />
in der Basis fließt ein hoher Basisstrom (Rekombinationsstrom). Wird VCE<br />
erhöht, wird entsprechend VBC erniedrigt. Die Injektion am Kollektorübergang verringert<br />
sich und die Diffusion der Elektronen zum Kollektorübergang wird stark erhöht.<br />
Der Kollektorstrom steigt steil mit der Erhöhung von VCE an. Wird VCE verringert,<br />
wird die Steigung des Diffusionsdreiecks in der Basis geringer, bis sich das<br />
Vorzeichen der Steigung und damit die Richtung des Kollektorstroms umkehrt. Offensichtlich<br />
wird der Kollektorstrom nicht wie im aktiven Betrieb vom Basisstrom<br />
bestimmt und es gilt IC/IB < βF.<br />
Verglichen mit dem aktiven Betrieb ist der Transistor mit Basisstrom übersteuert.<br />
Die Kollektor-Emitterspannung, die sich in Sättigung für ein bestimmtes Verhältnis<br />
von Kollektor- zu Bassisstrom IC/IB = k < βF ergibt, wird als Sättigungsspannung<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 35 -<br />
ITEM<br />
V BC<br />
I C<br />
C
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
VCE,sat(k) bezeichnet. Abbildung 3.10 zeigt den Kollektorstrom in der Sättigung in<br />
Abhängigkeit von der Kollektor-Emitterspannung für einen konstanten Basisstrom.<br />
Die in der Basis gespeicherte Minoritätsträgerladung muß ausgeräumt werden, wenn<br />
der Transistor wieder in den aktiven Zustand gelangen soll. Die hierfür benötigte<br />
„Entladezeit“ begrenzt die Schaltgeschwindigkeit des Transistors.<br />
• Aktiver inverser Betrieb: VBE 0 ⇒ If
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
I C<br />
V CE,sat<br />
β FI B<br />
kI B, k
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
E<br />
R E<br />
I f<br />
β R ⋅ I<br />
β F ⋅ I<br />
r<br />
f<br />
B<br />
Ir<br />
CBE CBC<br />
CJE<br />
R B<br />
CJC<br />
Abbildung 3.11: Dynamisches Injektionsmodell in Emitterschaltung<br />
3.4 Gummel-Poon-Modell<br />
Das Gummel-Poon-Modell ist ein physikalisch realistisches Modell, das inhärent Effekte enthält,<br />
die im EM-Modell nicht enthalten sind. Das Ebers-Moll-Modell berücksichtigt lediglich<br />
Rekombination in der Basis und den Bahngebieten. Das Gummel-Poon-Modell wird zusätzlich<br />
um die Rekombination in den Raumladungsgebieten erweitert. Zur Beschreibung der zusätzlichen<br />
Basisströme IB2 wird heuristisch der Strom eines nichtidealen pn-Übergangs verwendet:<br />
I<br />
I<br />
B2<br />
f<br />
B2r<br />
= I<br />
= I<br />
Bf<br />
Br<br />
⎡ ⎛ ⎞ ⎤⎫<br />
⎢exp⎜<br />
VBE<br />
⋅<br />
⎟ −1<br />
⎪<br />
⎜ ⎟<br />
⎥<br />
⎢⎣<br />
⎝ m f ⋅VT<br />
⎠ ⎥⎦<br />
⎪<br />
⎬ 1 ≤ m f , mr<br />
< 2<br />
⎡ ⎛ V ⎞ ⎤ ⎪<br />
BC ⋅ ⎢exp<br />
⎜<br />
⎟ −1⎥<br />
⎪<br />
⎣ ⎝ mr<br />
⋅VT<br />
⎠ ⎦ ⎭<br />
R C<br />
C<br />
(3.29)<br />
Entsprechend wie beim EM-Modell wird der Transferstrom zwischen Emitter und Kollektor<br />
angesetzt:<br />
⎡ ⎛V<br />
BE ⎞ ⎛V<br />
BC ⎞⎤<br />
In = IS<br />
⋅⎢exp⎜<br />
⎟ − exp ⎜ ⎟⎥<br />
(3.30)<br />
⎣ ⎝ VT<br />
⎠ ⎝ VT<br />
⎠⎦<br />
mit I<br />
S<br />
q ⋅Dn ⋅ni ⋅A<br />
=<br />
Q<br />
2 2 2<br />
B<br />
. (3.30a)<br />
Während beim Ebers-Moll-Modell die Basisladung QB als konstant betrachtet wird, ist diese<br />
beim Gummel-Poon-Modell variabel. Wegen der erforderlichen Quasineutralität der Bahngebiete<br />
müssen injizierte Minoritätsträger durch Majoritätsträger neutralisiert werden. Eine Injektion<br />
von Minoritätsträgern in die Basis erhöht demnach auch die Majoritätsträgerladung<br />
und damit die Basisladung. Die Sperrschichtladungen beeinflussen ebenfalls die Basisladung.<br />
Es wird von folgendem Ansatz für die Basisladung ausgegangen:<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 38 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
Q<br />
B<br />
x<br />
B<br />
= q ⋅ A⋅<br />
∫ N ABdx<br />
+ QBE<br />
+ QBC<br />
+ QJE<br />
+ QJC<br />
. (3.31)<br />
�����<br />
�����<br />
0 � �����<br />
� Diffusionslad.<br />
Sperrschichtlad.<br />
Akzeptoren<br />
Die Diffusionsladungen ergeben sich aus (3.27). Statt der Beziehungen für die Sperrschichtladungen<br />
in (3.26) wird ein vereinfachter Ansatz<br />
QJE C JE ⋅<br />
= V ,<br />
QJC C JC ⋅<br />
BE<br />
= V<br />
(3.32)<br />
BC<br />
gewählt. Die Sperrschichtkapazitäten werden dabei geeignet über den interessierenden Spannungsbereich<br />
gemittelt. Die Basisladung ist spannungsabhängig und mit<br />
Q<br />
( V<br />
= 0,<br />
V<br />
B0<br />
= QB<br />
BE BC<br />
kann (3.30a) geschrieben werden als:<br />
I<br />
=<br />
0)<br />
(3.33)<br />
2<br />
2<br />
q ⋅ Dn<br />
⋅ni<br />
⋅ A QB0<br />
S = = I S 0 ⋅ . (3.34)<br />
QB<br />
QB<br />
Damit folgt für die Basisladung:<br />
Q<br />
⎛ ⎞<br />
⎛ ⎞<br />
B0<br />
VBE<br />
QB0<br />
VBC<br />
Q = + ⋅ + ⋅ ⋅ ⋅ ⎜<br />
⎟ + JC ⋅ + ⋅ ⋅ ⋅ ⎜<br />
⎟<br />
B QB0<br />
C JE VBE<br />
τ F I S 0 exp C VBC<br />
τ R I S 0 exp . (3.35)<br />
QB<br />
⎝ VT<br />
⎠<br />
QB<br />
⎝ VT<br />
⎠<br />
Mit q<br />
B<br />
Q<br />
=<br />
Q<br />
B<br />
B0<br />
folgt:<br />
C JE 1 τ F ⋅ I S 0 ⎛VBE<br />
⎞ C JC 1 τ F ⋅ I S 0 ⎛V<br />
qB = 1+<br />
⋅VBE<br />
+ ⋅ ⋅exp<br />
⎜<br />
⎟ + ⋅VBC<br />
+ ⋅ ⋅exp<br />
⎜<br />
QB0<br />
QB0<br />
qB<br />
⎝ VT<br />
⎠ QB0<br />
QB0<br />
qB<br />
⎝ V<br />
Mit der Einführung der Early-Spannungen<br />
V<br />
B0<br />
ear<br />
C JE<br />
BC<br />
T<br />
⎞<br />
⎟ . (3.36)<br />
⎠<br />
Q<br />
QB0 = und V =<br />
(3.37)<br />
eaf<br />
C JC<br />
ergibt sich für die relative Basisladung:<br />
VBE<br />
VBC<br />
1 τ F ⋅ I S 0 ⎛VBE<br />
⎞ 1 τ R ⋅ I S 0 ⎛V<br />
qB = 1+<br />
+ + ⋅ ⋅exp<br />
⎜<br />
⎟ + ⋅ ⋅exp<br />
⎜<br />
Vear<br />
Veaf<br />
QB0<br />
qB<br />
⎝ VT<br />
⎠ QB0<br />
qB<br />
⎝ V<br />
BC<br />
T<br />
⎞<br />
⎟ . (3.38)<br />
⎠<br />
Die Modellparameter Veaf, Vear, QB0, τF, τR und IS0 werden üblicherweise meßtechnisch bestimmt.<br />
Die Lösung der quadratischen Gleichung für qB ergibt:<br />
mit<br />
q<br />
B<br />
2<br />
q1 q1<br />
= + + q<br />
2 4<br />
V V<br />
q +<br />
2<br />
(3.39)<br />
BE BC<br />
1 = 1+<br />
, (3.39a)<br />
Vear<br />
Veaf<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 39 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
q<br />
I<br />
2<br />
I ⎡ S 0 ⎛ VBE<br />
⎞⎤<br />
I ⎡ S 0 ⎛V<br />
BC ⎞⎤<br />
= ⋅⎢exp⎜<br />
⎟⎥<br />
+ ⋅⎢exp<br />
⎜ ⎟⎥<br />
, (3.39b)<br />
IKF<br />
⎣ ⎝ VT<br />
⎠⎦<br />
IKR<br />
⎣ ⎝ VT<br />
⎠⎦<br />
Q<br />
B0<br />
KF = ,<br />
τ F<br />
I<br />
Q<br />
B0<br />
KR = : Knieströme (3.39c)<br />
τ R<br />
Zusammenfassung der Gleichungen des Gummel-Poon-Modells:<br />
Transfer-Strom :<br />
I ⎡ S ⎛V<br />
BE ⎞ ⎛V<br />
BC ⎞⎤<br />
0<br />
In= I1 − I2<br />
= ⋅⎢exp⎜<br />
⎟ − exp ⎜ ⎟⎥<br />
,<br />
qB<br />
⎣ ⎝ VT<br />
⎠ ⎝ VT<br />
⎠⎦<br />
(3.40)<br />
Basisstrom: I = I + I , (3.41)<br />
B B1 B2<br />
Rekombination in den Bahngebieten und in der Basis:<br />
I<br />
B1<br />
⎛ ⎡ VBE<br />
V ⎞<br />
BC<br />
I I<br />
I ⎜<br />
⎛ ⎞⎤<br />
⎡ ⎛ ⎞⎤<br />
1 2<br />
= 0E<br />
⋅ exp exp ⎟ = I B1<br />
f + I B1r<br />
= −<br />
⎜ ⎢ ⎜ ⎢ ⎥<br />
V ⎟<br />
⎟⎥<br />
+ ⎜<br />
T V ⎟<br />
, (3.41a)<br />
⎟<br />
⎝ ⎣ ⎝ ⎠⎦<br />
⎣ ⎝ T ⎠⎦<br />
⎠<br />
β F β R<br />
Rekombination in den Raumladungsgebieten:<br />
relative Basisladung: q<br />
mit<br />
Knieströme:<br />
=<br />
⎡<br />
⋅<br />
⎛<br />
⎜<br />
V ⎞⎤<br />
⎟<br />
⎡ ⎛<br />
⎜<br />
V ⎞⎤<br />
⎟<br />
, (3.41b)<br />
⎢⎣<br />
⎝ ⎠⎥⎦<br />
⎣ ⎝ ⎠⎦<br />
BE<br />
BC<br />
I B2<br />
I Bf ⎢exp<br />
+ I Br ⋅ exp = I B2<br />
f + I<br />
⎜<br />
⎥ ⎢<br />
⎥<br />
B2r<br />
m f ⋅V<br />
⎟<br />
⎜<br />
T<br />
mr<br />
⋅V<br />
⎟<br />
T<br />
B<br />
V V<br />
q +<br />
2<br />
q1 q1<br />
= + + q<br />
2 4<br />
2<br />
(3.42)<br />
BE BC<br />
1 = 1+<br />
, (3.42a)<br />
Vear<br />
Veaf<br />
q<br />
I<br />
2<br />
I ⎡ S 0 ⎛ VBE<br />
⎞⎤<br />
I ⎡ S 0 ⎛V<br />
BC ⎞⎤<br />
= ⋅⎢exp⎜<br />
⎟⎥<br />
+ ⋅⎢exp<br />
⎜ ⎟⎥<br />
, (3.42b)<br />
IKF<br />
⎣ ⎝ VT<br />
⎠⎦<br />
IKR<br />
⎣ ⎝ VT<br />
⎠⎦<br />
Q<br />
B0<br />
KF = ,<br />
τ F<br />
I<br />
Q 0<br />
ear<br />
C<br />
Q<br />
B0<br />
KR = , (3.43)<br />
τ F<br />
Q 0<br />
B<br />
B<br />
Early-Spannungen: V = , V eaf = , (3.44)<br />
JE C JC<br />
Diffusionsladungen:<br />
QBE = τ F ⋅I1,<br />
= ⋅I<br />
, (3.45)<br />
QBC τ R 2<br />
Sperrschichtladungen (durch Integration Q = CdV aus 3.26):<br />
Q<br />
JE<br />
1<br />
=<br />
1−<br />
p<br />
E<br />
⋅ C<br />
jE0<br />
⋅V<br />
DE<br />
∫<br />
⎡ ⎛ V<br />
⋅ ⎢1<br />
− ⎜<br />
⎜1−<br />
⎢⎣<br />
⎝ V<br />
BE<br />
DE<br />
1<br />
⎞<br />
⎟<br />
⎠<br />
p<br />
− E<br />
⎤<br />
⎥ ,<br />
⎥⎦<br />
(3.46a)<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 40 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
Q<br />
JC<br />
1<br />
=<br />
1−<br />
p<br />
C<br />
⋅ C<br />
jC0<br />
⋅V<br />
DC<br />
⎡ ⎛ V<br />
⋅ ⎢1<br />
−<br />
⎜<br />
⎜1−<br />
⎢⎣<br />
⎝ V<br />
BC<br />
DC<br />
1<br />
⎞<br />
⎟<br />
⎠<br />
p<br />
− C<br />
⎤<br />
⎥ .<br />
⎥⎦<br />
(3.46b)<br />
Das resultierende dynamische Gummel-Poon-Modell ist in Abbildung 3.12 als Ersatzschaltbild<br />
dargestellt. Neben den konstanten Bahnwiderständen für Emitter und Kollektor ist ein<br />
arbeitspunktabhängiger Basisbahnwiderstand eingefügt, der den Einfluß der Basisladung auf<br />
die Leitfähigkeit der Basis berücksichtigt:<br />
E<br />
R<br />
B0<br />
B = . (3.47)<br />
QJC<br />
+ QJE<br />
+ QBC<br />
+ QBE<br />
1+<br />
R E<br />
R<br />
Q<br />
B0<br />
I 2<br />
I1<br />
CBE CBC<br />
CJE<br />
B<br />
R B<br />
I1<br />
I 2<br />
I I B1<br />
f<br />
B1r<br />
I B2<br />
f<br />
Abbildung 3.12: Dynamisches Gummel-Poon-Modell<br />
Im folgenden werden für den aktiven Vorwärtsbetrieb (VBE > 0, VBC < 0) Kollektor- und Basisstrom<br />
untersucht. Für diesen Betriebsfall gilt:<br />
I<br />
1<br />
I B 2 r<br />
CJC<br />
I ⎡ S 0 ⎛V<br />
BE ⎞⎤<br />
= ⋅⎢exp<br />
⎜ ⎟⎥<br />
>> I2<br />
, IB1f >> IB1r IB2f >> IB2r<br />
qB<br />
⎣ ⎝ VT<br />
⎠⎦<br />
Im Fall niedriger Injektion gilt (z.B. VBE < 0.7V):<br />
q1<br />
4<br />
2<br />
⎡ ⎛V<br />
BE ⎞ ⎤<br />
>> q2 ⇒ qB ≈ q1 ≈ 1 ⇒ I1 ≈ IS0<br />
⋅ ⎢exp<br />
⎜ ⎟ ⎥ .<br />
⎣ ⎝ VT<br />
⎠ ⎦<br />
Dazu überwiegt die Rekombination in den RLZ: IB2F >> IB1F.<br />
Im Fall hoher Injektion (z.B. VBE > 0.7V)gilt:<br />
⎡ ⎛ VBE<br />
⋅ ⎢exp<br />
⎜<br />
⎣ ⎝ 2⋅V<br />
⎞⎤<br />
⎟<br />
⎟⎥<br />
⎠⎦<br />
2<br />
1 I S0<br />
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
⇒ I<br />
1<br />
≈<br />
I<br />
S 0<br />
⋅<br />
I<br />
KF<br />
⎡ ⎛ VBE<br />
⋅ ⎢exp<br />
⎜<br />
⎣ ⎝ 2⋅V<br />
T<br />
⎞⎤<br />
⎟<br />
⎟⎥<br />
.<br />
⎠⎦<br />
Die Rekombination in der Basis und in den Bahngebieten überwiegt die Rekombination in<br />
den RLZ: IB1F >> IB2F.<br />
Abbildung 3.13 stellt Kollektor- und Basisstrom in logarithmischer Darstellung als sog.<br />
Gummel-Plot dar. Oberhalb des Kniestroms ist die Steigung des Kollektorstroms wegen mF ≈<br />
2 etwa halbiert. Bei niedriger Injektion dominiert im Basisstrom die Rekombination in der<br />
RLZ mit einer geringeren Steigung des Stromes verglichen mit der Rekombination in der Basis<br />
bei hoher Injektion.<br />
log I B, I C<br />
Abbildung 3.13: Gummel-Plot<br />
I KF<br />
⎡ ⎛V<br />
I ≈ ⋅⎢<br />
⎜<br />
1 IS<br />
0 exp<br />
⎣ ⎝ V<br />
BE<br />
T<br />
I B2f<br />
⎞⎤<br />
⎟<br />
⎟⎥<br />
⎠⎦<br />
Rek. in RLZ<br />
I C<br />
⎡ ⎛ V ⎞⎤<br />
BE<br />
I1 ≈ IS0 ⋅ IKF<br />
⋅⎢exp⎜<br />
⎟⎥<br />
⎣ ⎝ 2⋅V<br />
T ⎠⎦<br />
I B<br />
I B1f<br />
Rek. in Basis und<br />
Bahngebieten<br />
In Abbildung 3.14 ist der daraus abgeleitete Verlauf der Kleinsignal-Stromverstärkung<br />
dI<br />
C β f = für VCB=const<br />
dI B<br />
dargestellt. Für niedrigen Kollektorstrom steigt die Stromverstärkung an, erreicht ein Maximum<br />
und fällt bei hohem Kollektorstrom wieder ab. Dies ist das typische Verhalten der<br />
Stromverstärkung bipolarer Transistoren, das vom GP-Modell wegen seiner physikalischen<br />
Begründung beschrieben wird.<br />
dI<br />
dI<br />
C<br />
B<br />
niedrige<br />
Injektion<br />
hohe<br />
Injektion<br />
Abbildung 3.14: Stromverstärkung des Gummel-Poon-Modells<br />
V BE<br />
log I C<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 42 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
3.5 Nichtideale Effekte<br />
3.5.1 Early-Effekt (Basisweitenmodulation)<br />
Im aktiven Vorwärtsbetrieb wird die Basisladung durch die Sperrschichtladung des gesperrten<br />
Kollektorübergangs mit steigender Sperrspannung reduziert. Dieser Effekt ist im Gummel-<br />
Poon-Modell implizit enthalten. Unter Annahme niedriger Injektion (q2 ≈ 0) ergibt sich für die<br />
bezogene Basisladung nach (3.42) bei hinreichend hohen Kollektor-Emitterspannung:<br />
V V<br />
qB ≈ 1−<br />
V V<br />
BC<br />
CE<br />
1 − ≈ . (3.48)<br />
eaf<br />
eaf<br />
Für den Transferstrom und damit für den Kollektorstrom gilt damit näherungsweise<br />
I S 0 VBE<br />
I S 0 VBE<br />
VBE<br />
VCE<br />
I C ≈ I n ≈ ⋅ exp( ) ≈ ⋅ exp( ) ≈ I S 0 ⋅ exp( ) ⋅ ( 1+<br />
) . (3.49)<br />
q<br />
V<br />
B VT<br />
CE V<br />
1<br />
T<br />
VT<br />
V<br />
−<br />
eaf<br />
V<br />
eaf<br />
Abbildung 3.15 zeigt den Einfluß des Raumladungsgebiets des Kollektorübergangs auf die<br />
Basisladung. Der mit der Kollektor-Emitterspannung steigende Gradient der Minoritätsträgerdichte<br />
führt zu einem Anstieg des Kollektorstroms mit VCE und damit zu einem endlichen<br />
Ausgangsleitwert:<br />
g<br />
CE<br />
(3.49a)<br />
dI<br />
=<br />
dV<br />
C<br />
CE<br />
= I<br />
V<br />
V<br />
1+<br />
V<br />
CE<br />
BE<br />
eaf<br />
C<br />
S 0 ⋅ exp( ) ⋅<br />
= , für V CE
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
n B<br />
V CE<br />
x B<br />
x<br />
-V eaf<br />
Abbildung 3.15: Early-Effekt, endlicher Ausgangsleitwert<br />
Mit n ≈ p folgt damit<br />
n<br />
p<br />
( 0)<br />
I C<br />
V CE<br />
VBE<br />
≈ ni<br />
⋅ exp( ) , (3.51)<br />
2 ⋅V<br />
T<br />
d.h. die Minoritätsträgerdichte nimmt in Hochinjektion weniger stark als bei niedriger Injektion<br />
zu. Dieser Hochinjektionseffekt ist im Gummel-Poon-Modell enthalten (vgl. Abbildung<br />
3.13) und führt zu einem deutlichen Abfall der Stromverstärkung bei hohen Kollektorströmen<br />
(vgl. Abbildung 3.14).<br />
Abbildung 3.16 zeigt das typische Dotierungsprofil eines integrierten Transistors. Die niedrige<br />
Dotierung des Kollektors dient einer hohen Abbruchsspannung und einer niedrigen Sperrschichtkapazität<br />
des Kollektorübergangs. Bei hohem Kollektorstrom kann ein beträchtlicher<br />
Teil der Kollektor-Basisspannung am niedrig dotierten und damit hochohmigen Kollektor abfallen,<br />
so daß am metallurgischen CB-Übergang die Potentialschwelle abgebaut wird. Die<br />
quasi-neutrale Basis erweitert sich in das Kollektorgebiet hinein, mit der entsprechenden Erhöhung<br />
der Basisladung. Der Effekt wird als Basis-Erweiterung (Base-Push-Out) oder als<br />
Quasi-Sättigung bezeichnet und führt zu einer weiteren Reduzierung der Stromverstärkung<br />
bei hohen Kollektorströmen. Der Effekt ist zusätzlich in der Regel vom Kirk-Effekt überlagert,<br />
auf den nicht näher eingegangen werden soll.<br />
3.5.3 Emitter-Crowding<br />
Der Basisstrom fließt vom Basiskontakt lateral unter den Emitter zur aktiven Basis (vgl.<br />
Abbildung 3.17). Durch den ohmschen Spannungsabfall in der Basis, wird die Flußspannung<br />
am BE-Übergang zum Zentrum des Emitters hin verringert. Daraus resultiert, daß die Injektion<br />
zu den Emitterkanten verdrängt wird. Die verfügbare Emitterfläche wird ineffizient genutzt<br />
und es kann zu lokalen thermischen Überlastungen (Hot Spots) kommen. Abhilfe kann<br />
eine beidseitige Basiskontaktierung bringen. Bei Transistoren für hohe Ströme werden Basis<br />
und Emitter kammartig miteinander verschränkt (s. Abbildung 3.18).<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 44 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
N D, N A<br />
Emitter<br />
Basis<br />
Kollektor<br />
Burried Layer<br />
Abbildung 3.16: Dotierungsprofil eines integrierten npn-Transistors<br />
Abbildung 3.17: Emitter-Crowding<br />
E<br />
B<br />
B E<br />
Abbildung 3.18: Kammartige Emitterstruktur zur Reduzierung des Emitter-Crowdings<br />
3.5.4 Kollektor-Basis-Abbruch<br />
Mit steigender Spannung am CB-Übergang weitet sich die Raumladungsschicht auch in die<br />
Basis aus. Bei modernen integrierten Transistoren mit extrem kurzer Basis kann dies dazu<br />
führen, daß die RLZ des CB-Übergangs die RLZ des BE-Übergangs erreicht. Bei weiterem<br />
Anstieg der CB-Sperrspannung wird die Potentialschwelle des BE-Übergangs abgebaut. Es<br />
kommt zu einer starken Erhöhung der Injektion und damit zu einem steilen Anstieg des Kol-<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 45 -<br />
ITEM<br />
J B<br />
x
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
lektorstroms. Dieser sog. Punch-Through-Effekt führt nicht zu bleibenden Schäden, wenn es<br />
nicht zu einer thermischen Überlastung kommt.<br />
Hohe Feldstärken in der RLZ des CB-Übergangs ergeben hohe Trägergeschwindigkeiten und<br />
führen zu Ladungsträgermultiplikation durch Stoßionisation. Bei hinreichend hoher Sperrspannung<br />
und hinreichendem Strom kann es zu einem lawinenartigen Stromanstieg (Avalanche-Abbruch)<br />
am CB-Übergang kommen. Abbildung 3.19 zeigt die Restströme (Sperrströme)<br />
für offenen Emitter (ICB0) und offene Basis (ICE0). ICB0 ist der Sperrstrom des CB-Übergangs.<br />
Im Fall der offenen Basis (rechtes Bild) steuern die hierdurch in die Basis gelangenden Löcher<br />
die Basis an. Die Basis wird gegenüber dem Emitter positiv. Ein Strom ICE0 wird als<br />
Elektronenstrom vom Emitter in die Basis injiziert, der mit der Stromverstärkung α multipliziert<br />
am Kollektorübergang erscheint. Damit gilt:<br />
I = I + α⋅I<br />
CE0<br />
CB0<br />
CE0<br />
I<br />
1−α<br />
CB0<br />
ICE0 = ≈ β ⋅<br />
I<br />
CB0<br />
, (3.52)<br />
. (3.53)<br />
Der Reststrom ICE0 ist damit um den Faktor β größer als ICB0 (vgl. Abbildung 3.20).<br />
E<br />
B<br />
I CB0<br />
Abbildung 3.19: Restströme<br />
V CB<br />
I CB0<br />
C<br />
E<br />
I CE0<br />
B<br />
V CE<br />
ICB0 αICE0 Durch Trägermultiplikation steigt der Reststrom ICB0 bei der Abbruchspannung BVCB0 sehr<br />
steil an. Wegen des höheren Reststroms ICE0 bei offener Basis steigt dieser bei der deutlich<br />
geringeren Abbruchspannung BVCE0 (vgl. Abbildung 3.20) stark an. Dabei gilt:<br />
BV ≈ β ⋅ BV mit n ≈ 3..<br />
5 . (3.54)<br />
n<br />
CB0<br />
CE0<br />
Der Avalanche-Abbruch verursacht keine bleibenden Schäden, wenn es nicht zu einer thermischen<br />
Überlastung kommt.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 46 -<br />
ITEM<br />
I CE0<br />
C
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
I CE0<br />
I CB0<br />
I C<br />
offene Basis<br />
BV CE0<br />
Abbildung 3.20: Restströme und Abbruchspannungen<br />
offener Emitter<br />
BV CB0<br />
3.6 Kleinsignalmodell des bipolaren Transistors<br />
Die Kleinsignalanalyse elektronischer Schaltungen setzt voraus, daß sich jede elektrische<br />
Größe aus einem Gleichanteil (I‘, U‘) und einem Wechselanteil (i, u) zusammensetzt:<br />
Dabei gilt:<br />
I ( t)<br />
= I'+<br />
i , U ( t ) = U '+<br />
u . (3.55)<br />
i
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
mit<br />
v BE<br />
B<br />
i = g ⋅v<br />
+ g ⋅v<br />
C<br />
g<br />
g<br />
g<br />
g<br />
BE<br />
CE<br />
m<br />
mr<br />
m<br />
BE<br />
CE<br />
CE<br />
, (3.59b)<br />
∂I<br />
B = ( )',<br />
Eingangsleitwert (3.59c)<br />
∂V<br />
BE<br />
∂IC<br />
= ( )',<br />
Ausgangsleitwert (3.59d)<br />
∂V<br />
CE<br />
∂IC<br />
= ( )' , Übertragungsleitwert (3.59e)<br />
∂V<br />
BE<br />
∂I<br />
B = ( )'.<br />
inverser Übertragungsleitwert (3.59f)<br />
∂V<br />
i B<br />
g BE<br />
CE<br />
g mrv CE<br />
g mv BE<br />
Abbildung 3.21: Kleinsignalmodell für niedrige Frequenzen<br />
g CE<br />
i C C<br />
Die Zweitorgleichungen (3.59) können durch das Kleinsignalmodell in Abbildung 3.21 repräsentiert<br />
werden, das allerdings in dieser Form nur für niedrige Frequenzen gilt. Im aktiven<br />
Vorwärtsbetrieb (V BE > 0 , VCE > 0 ) kann der inverse Übertragungsleitwert g mr in der Regel<br />
vernachlässigt werden.<br />
Soll das Kleinsignalmodell für höhere Frequenzen gültig sein, werden Sperrschicht- und Diffusionskapazitäten<br />
der pn-Übergänge hinzugefügt. In Abbildung 3.22 sind zusätzlich die<br />
Bahnwiderstände berücksichtigt. In der Regel gilt rE<br />
≈ 0 . Im Vorwärtsbetrieb gilt:<br />
C C + C , . C C ≈<br />
BE = DE JE BC JC<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 48 -<br />
ITEM<br />
v CE
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
B<br />
i B<br />
r B<br />
v BE<br />
B'<br />
v' BE v'CE<br />
g BE<br />
C BE<br />
C BC<br />
E<br />
g mv' BE<br />
Abbildung 3.22: Vollständiges Kleinsignalmodell im aktiven Vorwärtsbetrieb<br />
E'<br />
r E<br />
g CE<br />
C'<br />
r C<br />
v CE<br />
i C C<br />
Im folgenden sollen beispielhaft die Kleinsignalparameter im aktiven Vorwärtsbetrieb gemäß<br />
Ebers-Moll-Modell bestimmt werden. Zusätzlich soll der Early-Effekt berücksichtigt werden.<br />
Wegen ≈ 0 und V > 0,<br />
5V<br />
>> v gilt mit (3.25):<br />
I R<br />
BE<br />
T<br />
I' C ≈βF ⋅ I'<br />
B ,<br />
⎟ ⎛V<br />
' ⎞ BE<br />
I'<br />
≈ − ⋅ ≈ − ⋅ ⋅ ⎜<br />
B ( 1 α F ) I F ( 1 α F ) I ES exp , (3.60)<br />
⎝ vT<br />
⎠<br />
g<br />
g<br />
BE<br />
m<br />
∂I'<br />
=<br />
∂V<br />
'<br />
∂I'<br />
=<br />
∂V<br />
'<br />
C<br />
B<br />
BE<br />
BE<br />
( 1−α<br />
F ) ⋅ I<br />
≈<br />
v<br />
≈<br />
T<br />
∂I'<br />
Mit (3.49) gilt für den Ausgangsleitwert mit<br />
g<br />
CE<br />
dI'<br />
=<br />
dV '<br />
C<br />
CE<br />
ES<br />
⎛V<br />
'<br />
⋅exp<br />
⎜<br />
⎝ v<br />
β<br />
⋅ I'<br />
BE<br />
T<br />
⎞ I'<br />
⎟ ≈<br />
⎠ v<br />
I'<br />
T<br />
B<br />
, (3.61)<br />
B F B C<br />
β F ⋅ ≈ ≈ . (3.62)<br />
∂V<br />
'BE<br />
vT<br />
vT<br />
I'C<br />
≈<br />
V ' + V<br />
CE<br />
eaf<br />
≈ g<br />
g<br />
m<br />
I'<br />
C<br />
m ≈ :<br />
vT<br />
V '<br />
CE<br />
vT<br />
+ V<br />
eaf<br />
. (3.63)<br />
Für ' = 5mA,<br />
β = 150 , = 200V<br />
folgen typische Werte für die Kleinsignalparameter<br />
I C<br />
(3.61) bis (3.63) zu<br />
g<br />
g<br />
g<br />
m<br />
BE<br />
CE<br />
F<br />
V eaf<br />
I'<br />
C ≈ ≈187mS<br />
,<br />
v<br />
T<br />
g<br />
≈<br />
β<br />
m<br />
F<br />
≈1,<br />
2mS<br />
,<br />
vT<br />
≈ gm<br />
≈ 24µ<br />
S .<br />
V ' + V<br />
CE<br />
eaf<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 49 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
3.6.1 Erstellen von Kleinsignal-Ersatzschaltbildern elektronischer Schaltungen<br />
Werden in den Schaltbildern elektronischer Schaltungen die Schaltsymbole der Bauelemente<br />
durch das im Arbeitspunkt gültige Kleinsignalmodell des jeweiligen Bauelements ersetzt, entsteht<br />
ein Kleinsignal-Ersatzschaltbild (KSE) der Schaltung. Im folgenden werden für einige<br />
Zweipole beispielhaft die Kleinsignalmodelle hergeleitet.<br />
Das Kleinsignalmodell der idealen Diode in Flußrichtung ergab sich in Kap. 2.7 als Leitwert<br />
g mit<br />
0<br />
I'<br />
D<br />
iD = g 0 ⋅v<br />
D ≈ ⋅<br />
vT<br />
v<br />
D<br />
.<br />
Für lineare Zweipole ergeben sich die entsprechenden Beschreibungen wie für den Großsignalfall.<br />
Für das Beispiel der linearen Kapazität C gilt:<br />
i<br />
C<br />
dV<br />
= C ⋅<br />
dt<br />
Für die ideale Gleichspannungsquelle gilt<br />
V Q Q<br />
vQ<br />
C<br />
' + v = V<br />
= 0.<br />
0<br />
d(<br />
V 'C<br />
+ vC<br />
) dvC<br />
= C ⋅<br />
= C ⋅ .<br />
dt dt<br />
und damit<br />
Das Kleinsignalmodell der idealen Gleichspannungquelle ist damit ein Kurzschluß. Entsprechend<br />
ergibt sich als Kleinsignalmodell einer idealen Gleichstromquelle ein leerlaufender<br />
Zweig.<br />
In Abbildung 3.24 ist das Kleinsignal-Ersatzschaltbild des Verstärkers in Abbildung 3.23 dargestellt.<br />
v i<br />
C B<br />
R B1<br />
R B2<br />
RC CC Abbildung 3.23: Schaltbild eines gegengekoppelten Verstärkers in Emitterschaltung<br />
R E<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 50 -<br />
ITEM<br />
v o<br />
R L<br />
V b
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
v i<br />
C B<br />
v BE<br />
B<br />
C BE<br />
C BC<br />
g mv BE<br />
RB1 RB2 gBE gCE RC RL Abbildung 3.24: Kleinsignal-Ersatzschaltbild des Verstärkers<br />
3.6.2 Frequenzverhalten der Stromverstärkung des bipolaren Transistors<br />
Das Frequenzverhalten des bipolaren Transistors wird im allgemeinen durch das Verhalten<br />
der Kurzschluß-Stromverstärkung im aktuellen Arbeitspunkt charakterisiert. Abbildung 3.25<br />
iC<br />
zeigt links eine Meßschaltung zur Bestimmung der Kurzschluß-Stromverstärkung β = im<br />
iB<br />
aktiven Betriebszustand. Rechts ist das zugehörige Kleinsignal-Ersatzschaltbild der Schaltung<br />
dargestellt, wobei die Bahnwiderstände des Transistors unberücksichtigt bleiben. Der Ausgangsleitwert<br />
entfällt wegen des Kurzschlusses am Ausgang. Gemäß Ersatzschaltbild ergibt<br />
sich für Kollektor- und Basisstrom<br />
I' B+i B<br />
i B = v BE ⋅[<br />
g BE + jω(<br />
C BE + C BC )] , (3.64)<br />
iC = v BE ⋅[<br />
g m − jωC<br />
BC ] (3.65)<br />
i C<br />
V' CE<br />
i B<br />
E<br />
v BE<br />
Abbildung 3.25: Bestimmung der Kurzschluß-Stromverstärkung<br />
und damit für die Stromverstärkung<br />
R E<br />
g BE<br />
C<br />
C BE<br />
C BC<br />
C C<br />
i C<br />
g mv BE<br />
iC<br />
( jω)<br />
g m − jωC<br />
BC<br />
g m<br />
β ( jω)<br />
= =<br />
≈<br />
(3.66)<br />
i ( jω)<br />
g + jω(<br />
C + C ) g + jω(<br />
C + C )<br />
B<br />
BE<br />
BE<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 51 -<br />
ITEM<br />
BC<br />
BE<br />
BE<br />
BC<br />
v o
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
unter Vernachlässigung des kapazitiven Terms im Zähler gegenüber dem Übertragungsleitwert.<br />
Setzt man die Gültigkeit der Ebers-Moll-Beziehungen voraus, dann gilt mit (3.61) und<br />
(3.62)<br />
und es folgt<br />
g ≈β ⋅ g<br />
m<br />
F<br />
BE<br />
β<br />
(3.67)<br />
β F<br />
β F<br />
β ( jω)<br />
≈<br />
= . (3.68)<br />
β F<br />
ω<br />
1+<br />
jω<br />
( CBE<br />
+ CBC<br />
) 1+<br />
j<br />
g<br />
ω<br />
m<br />
Die Stromverstärkung zeigt ein typisches Tiefpaßverhalten mit der 3dB-Grenzfrequenz<br />
ω β<br />
gm<br />
f β = =<br />
(3.69)<br />
2π 2π<br />
⋅ β F ⋅ ( CBE<br />
+ CBC<br />
)<br />
Statt der 3dB-Grenzfrequenz wird in der Regel die Transitfrequenz fT zur Charakterisierung<br />
der Frequenzabhängigkeit verwendet. Die Transitfrequenz ist die Frequenz, bei der die<br />
Stromverstärkung dem Betrag nach 1 wird. Sie ergibt sich damit aus (3.68) zu<br />
gm<br />
fT ≈<br />
= β F ⋅ f<br />
2π<br />
⋅ ( C + C )<br />
BE<br />
BC<br />
β<br />
. (3.70)<br />
Abbildung 3.26 zeigt die Frequenzabhängigkeit der Kleinsignal-Stromverstärkung.<br />
Die Transitfrequenz f T ist vom Arbeitspunkt abhängig. Da vom aktiven Betrieb in Vorwärtsrichtung<br />
ausgegangen wird, setzt sich die Basis-Emitterkapazität aus Diffusions- und Sperrschichtkapazität<br />
zusammen, während die Basis-Kollektorkapazität lediglich aus der Sperrschichtkapazität<br />
besteht:<br />
C + C = C + C + C<br />
BE<br />
BC<br />
DBE<br />
JBE<br />
JBC<br />
. (3.71)<br />
Wie im Fall der Diode (2.28) ist die Diffusionsladung (Überschuß-Minoritätsträgerladung)<br />
proportional zum Kollektorstrom<br />
100<br />
|β(jω)|<br />
10<br />
1<br />
∆Q= τ ⋅ I<br />
DBE<br />
F<br />
C<br />
f β<br />
. (3.72)<br />
3dB<br />
Abbildung 3.26: Frequenzabhängigkeit der Kleinsignal-Stromverstärkung<br />
β F<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 52 -<br />
ITEM<br />
f T<br />
f
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
τ F wird als Transitzeit im Vorwärtsbetrieb bezeichnet, und gibt die Zeit an, die die Signalausbreitung<br />
von der Erregung am Basis-Emitterübergang bis zum Kollektorrand der Basis benötigt.<br />
Aus (3.72) ergibt sich die Diffusionskapazität zu<br />
d∆Q<br />
dI<br />
= τ τ g<br />
(3.73)<br />
DBE<br />
C<br />
C DBE = F ⋅ = F ⋅<br />
dVBE<br />
dVBE<br />
und (3.70) ergibt mit der Ebers-Moll-Näherung<br />
f<br />
T<br />
F<br />
T<br />
IC<br />
JBE<br />
m<br />
I<br />
g m ≈<br />
v<br />
1 1<br />
≈ ⋅<br />
. (3.74)<br />
2π<br />
v<br />
τ + ⋅ (C + C JBC)<br />
Mit steigendem Kollektorstrom steigt die Transitfrequenz zunächst steil an und erreicht mit<br />
1<br />
f T , max = (3.75)<br />
2π⋅τF<br />
ihren Maximalwert, wie dies in Abbildung 3.27 dargestellt ist. Der in dieser Abbildung gezeigte<br />
Abfall der Transitfrequenz bei hohen Kollektorströmen liegt an der Zunahme der Transitzeit<br />
τ bei hoher Injektion z.B. auf Grund der Basiserweiterung.<br />
F<br />
Transistoren für Hochfrequenzanwendungen sollten möglichst kleinflächig zur Minimierung<br />
der Kapazitäten sein. Eine kurze Basis minimiert die Transitzeit. Sie sollten in einem Arbeitspunkt<br />
betrieben werden, der gemäß Abbildung 3.27 eine maximale Transitfrequenz gewährleistet.<br />
f T<br />
C<br />
T<br />
f T,max<br />
Abbildung 3.27: Arbeitspunktabhängigkeit der Transitfrequenz<br />
3.7 Großsignal-Schaltverhalten des bipolaren Transistors<br />
Das Schaltverhalten wird durch die Speicherung von Überschußladungen insbesondere im<br />
Zustand der Sättigung bestimmt. Abbildung 3.28 zeigt die beispielhaft untersuchte Schaltung.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 53 -<br />
ITEM<br />
I C
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
V B<br />
i C<br />
I Csat<br />
0,9<br />
0,1<br />
i B<br />
R B<br />
R C<br />
i C<br />
V C<br />
t A<br />
V B<br />
t d t r ts t f<br />
Abbildung 3.28: Untersuchung des Schaltverhaltens<br />
Für t < 0 ist der Transistor gesperrt. Für 0 < t < tA wird VB hinreichend positiv, so daß der<br />
Transistor in die Sättigung gerät. Nach dem Schaltaugenblick wird zunächst die Weite der<br />
RLZ am BE-Übergang reduziert, d.h. die Sperrschichtkapazität wird umgeladen. Der Emitter<br />
beginnt dann zu injizieren, und der Kollektorstrom beginnt wegen des Gradients der Elektronendichte<br />
in der Basis zu fließen. Die Zeitdifferenz bis zum Erreichen von 10% des endgültigen<br />
Stromes wird als Verzögerungszeit (t d , „delay-time“) bezeichnet. Der Basisstrom baut<br />
die Basisladung auf. Der ansteigende Gradient der Elektronendichte in der Basis führt zu einem<br />
weiteren Anstieg des Kollektorstroms. Die Zeitdauer bis zum Erreichen von 90% des<br />
endgültigen Kollektorstroms wird als Anstiegszeit ( tr<br />
, rise-time) bezeichnet. Der Kollektorstrom<br />
verursacht am Widerstand R einen Spannungsabfall, der die Kollektor-<br />
C<br />
Emitterspannung reduziert. Wird V BC > 0 beginnt die Injektion von Elektronen aus dem Kollektor<br />
in die Basis. Der Transistor gerät in Sättigung. Der Anstieg des Kollektorstroms wird<br />
reduziert und der Kollektorstrom erreicht den Maximalwert I Csat . Der positive Basisstrom<br />
liefert Löcher, die für die Rekombination der Überschußladungen erforderlich sind und hält<br />
damit die Überschußladungen aufrecht.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 54 -<br />
ITEM<br />
t A<br />
t<br />
t
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
Minoritätsträgerdichten<br />
Emitter Basis Kollektor<br />
Q nB<br />
Q nBS<br />
Abbildung 3.29: Minoritätsträgerdichten in der Sättigung<br />
Q pCS<br />
Abbildung 3.29 zeigt die Minoritätsträgerdichten in den drei Transistorgebieten. Q ist die<br />
Elektronendichte in der Basis im aktiven Betrieb. Q stellt die zusätzliche Elektronendichte<br />
in der Sättigung dar. Q ist die zusätzliche Löcherdichte in der Sättigung im Kollektor. Ent-<br />
pCS<br />
sprechendes gilt für die Löcherdichte im Emitter, wobei diese wegen der hohen Emitterdotierung<br />
eine geringe Rolle spielt.<br />
Zum Zeitpunkt t = t A wird V B negativ. Der Basisstrom kehrt sein Vorzeichen um, indem überschüssige<br />
Löcher aus der Basis ausgeräumt werden. Wegen der Quasineutralität reduziert<br />
dies die Elektronendichte, ohne daß sich der Gradient der Elektronendichte und damit der<br />
Kollektorstrom wesentlich ändert, da zunächst die Ladung Q nBS abgebaut wird. Beide pn-<br />
Übergänge verbleiben zunächst in Flußrichtung und injizieren weiter Elektronen in die Basis.<br />
Nach Abbau der Ladung Q nBS gelangt der CB-Übergang in Sperrichtung. Wird jetzt die Elektronendichte<br />
in der Basis weiter abgebaut, verringern sich der Dichtegradient und damit der<br />
Kollektorstrom deutlich. Der Zeitraum t S in dem der Kollektorstrom auf 90% seines Maximalwertes<br />
reduziert wird, wird als Speicherzeit bezeichnet. Es ist dies die Zeit, die zum Ausräumen<br />
der in der Sättigung zusätzlich gespeicherten Ladungsträger erforderlich ist. Im folgenden<br />
sinkt der Kollektorstrom in der sog. Abfallzeit (t , fall-time) auf 10% seines Maxi-<br />
malwertes. Nach Ausräumen der Überschußladungen und Aufladen der Sperrschichtkapazität<br />
am Emitter ist der Transistor gesperrt.<br />
Offensichtlich ist die Speicherzeit und damit die Sättigung des Transistors für die Dauer des<br />
Schaltvorgangs verantwortlich. Wird die Sättigung vermieden, entfällt die Speicherzeit.<br />
Abbildung 3.30 zeigt, wie mit Hilfe einer Schottky-Diode die Sättigung eines Transistors<br />
vermieden wird. Bei der Schottky-Diode handelt es sich um einen Metall-Halbleiterübergang<br />
mit einer Flußspannung von etwa 0,3 V. Damit begrenzt die Schottky-Diode VBC auf 0,3V, so<br />
daß die Flußspannung des BC-Übergang des Transistors auf diesen Wert begrenzt wird und<br />
der Transistor nicht in Sättigung gelangen kann.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 55 -<br />
ITEM<br />
nBS<br />
f<br />
x<br />
nB
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
B<br />
Abbildung 3.30: Transistor mit Schottky-Diode zur Vermeidung der Sättigung<br />
3.8 Integrierte pnp-Transistoren<br />
Die Herstellungsprozesse für bipolare Integrierte Schaltungen sind so optimiert, daß npn-<br />
Transistoren mit optimalen Eigenschaften entstehen. npn-Transistoren werden wegen der höheren<br />
Beweglichkeit der Elektronen bevorzugt. Werden pnp-Transistoren in einem Schaltkreis<br />
benötigt, sind diese an die Erfordernisse der Standardtechnologie anzupassen. Sie sind<br />
deshalb nur suboptimal zu realisieren.<br />
Grundsätzlich können zwei Typen von pnp-Transistoren realisiert werden. Abbildung 3.31<br />
zeigt einen Substrattransistor. Die p-Basisdiffusion des Standardprozesses dient als Emitter.<br />
Die Basis wird durch die n-Epitaxieschicht und der Kollektor wird durch das p-Substrat gebildet.<br />
Da sämtliche pnp-Substrattransistoren eines IC’s ein gemeinsames Kollektorpotential<br />
besitzen, können diese nur in speziellen Fällen, z.B. als Emitterfolger, verwendet werden.<br />
Wegen der langen Basis, gebildet durch das Substrat, sind Stromverstärkung und Transitfrequenz<br />
des Substrattransistors begrenzt (z.B. β < 100 , < 10MHz<br />
).<br />
Für unbeschränkten Einsatz eignet sich lediglich der laterale pnp-Transistor, der in<br />
Abbildung 3.32 dargestellt ist. Emitter und Kollektor werden jeweils durch eine p-<br />
Basisdiffusion des Standardprozesses gebildet, die möglichst nah nebeneinander plaziert werden.<br />
Die Basis wird durch die n-Epitaxieschicht gebildet. Der Stromfluß des Transistoreffekts<br />
ist parallel zur Oberfläche (lateral) gerichtet. Der Kollektor umgibt den Emitter in der Regel<br />
ringförmig, um den Verlust an injiziertem Strom durch Diffusion und Rekombination zu vermindern.<br />
Wegen des begrenzten Minimalabstands benachbarter p-Diffusionen ist die Basisweite<br />
deutlich höher als bei npn-Transistoren. Die Stromverstärkung ist dadurch deutlich<br />
niedriger als bei npn-Transistoren. Werte von β = 20 sind durchaus üblich.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 56 -<br />
ITEM<br />
f T<br />
C<br />
E
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
p - Substrat<br />
Abbildung 3.31: pnp-Substrattransistor<br />
p<br />
Kollektor<br />
Emitter<br />
Emitter<br />
n +<br />
Basis<br />
Kollektor<br />
p p p<br />
Basisweite<br />
Abbildung 3.32: Lateraler pnp-Transistor<br />
n + -Burried Layer<br />
p - Substrat<br />
p<br />
n - Epitaxie<br />
n - Epitaxie<br />
Basis<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 57 -<br />
ITEM<br />
n +
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
3.9 Passive Komponenten in bipolaren Schaltungen<br />
Passive Komponenten in integrierten Schaltungen sind nur begrenzt verfügbar. Spulen werden<br />
nur in Sonderfällen realisiert. Sie können in der Regel nur mit extrem niedrigen Induktivitäten<br />
von einigen nH als planare Spulen realisiert werden, oder sie werden in Additivtechnik auf<br />
der Oberfläche des Chips realisiert. Im allgemeinen wird ihre Funktion durch Transistorschaltungen<br />
nachgebildet.<br />
3.9.1 pn-Diode<br />
Integrierte Dioden (siehe Abbildung 3.33) werden in den meisten Fällen mit den Prozeßschritten<br />
der npn-Transistoren hergestellt. Bei der abgebildeten pn-Diode sind Basis und Kollektor<br />
der Transistorstruktur kurzgeschlossen.<br />
�����������������������<br />
�����������������������<br />
E B C<br />
�����������������������<br />
�����������������������<br />
�����������������������<br />
����������������������������������������<br />
�����������������������<br />
�����������������������<br />
������������<br />
������������<br />
����� �����<br />
�����������������������<br />
����������������������������������������<br />
�����������������������<br />
������������<br />
������������<br />
�����������������������<br />
Abbildung 3.33: Integrierte pn-Diode<br />
p +<br />
��� +<br />
n p<br />
����������������������������������������<br />
n +<br />
����������������������������������������������������������������������������������������������������������������������<br />
�����������������������<br />
������������<br />
������������<br />
�����������������������<br />
������������<br />
������������<br />
������������<br />
�����������������������<br />
�����������������������<br />
����������������������������������������������������������������������������������������������������������������������<br />
p -<br />
����������������������������������������������������������������������������������������������������������������������<br />
����������������������������������������������������������������������������������������������������������������������<br />
n +<br />
n -<br />
�����������������������<br />
�����������������������<br />
SiO 2<br />
p +<br />
�����������������������<br />
������������<br />
������������<br />
�����������������������<br />
3.9.2 Schottky-Diode<br />
Die Schottky-Diode wird durch einen gleichrichtenden Metall-Halbleiter-Kontakt gebildet.<br />
Bei integrierten Schaltungen wird in der Regel die n-dotierte Epitaxieschicht als<br />
Halbleitermaterial und das für die Leiterbahnen gebräuchliche Aluminium als Metallkontakt<br />
verwendet. So können zusätzliche Prozeßschritte vermieden werden. Vorteilhaft sind die<br />
niedrige Schwellenspannung (z.B. 0,4V) und die geringe Diffusionskapazität des Metall-<br />
Halbleiterkontakts. Letztere führt zu sehr schnellen Schaltzeiten, die nur durch die Sperrschichtkapazität<br />
bestimmt werden.<br />
In untenstehender Abbildung ist die Ausführungsform einer isolierten Schottky-Diode dargestellt.<br />
Einer der beiden Metall-Halbleiter-Kontakte ist als sperrfreier niederohmiger Kontakt<br />
ausgeführt, damit nicht zwei gegeneinander geschaltete Dioden auftreten. Der niederohmige<br />
+<br />
Kontakt läßt sich durch eine n -Zone unter der Metallschicht realisieren.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 58 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
������������������������<br />
������������������������<br />
������������������������<br />
������������������������<br />
�������������<br />
������������� ���� ��<br />
������������������������<br />
p +<br />
Schottky-<br />
Kontakt<br />
������������������������<br />
�������������<br />
�������������<br />
������������������������<br />
Abbildung 3.34: Isolierte Schottky-Diode<br />
n -<br />
n +<br />
A K<br />
r 1<br />
RLZ<br />
�����������������������������������������������������������������������������������������������������������������������<br />
������������������������<br />
�������������<br />
������������<br />
�����������������������<br />
�������������<br />
������������<br />
�������������<br />
������������������������<br />
�����������������������<br />
�����������������������������������������������������������������������������������������������������������������������<br />
p -<br />
r 2<br />
�����������������������������������������������������������������������������������������������������������������������<br />
n +<br />
r 3<br />
sperrfreier<br />
Kontakt<br />
�����������������������<br />
�����������������������<br />
�����������������������<br />
�����������������������<br />
������������<br />
������������ ����<br />
�����������������������<br />
p +<br />
�����������������������<br />
������������<br />
������������<br />
�����������������������<br />
tiefe Kontaktdiffusion<br />
3.9.3 Widerstände<br />
Die Eigenschaften der integrierten Widerstände sind davon abhängig, welche der verfügbaren<br />
Schichten als Widerstandskörper verwendet wird. Die Widerstände werden jeweils in einer<br />
eigenen Isolationsinsel realisiert, um sie von der Umgebung zu isolieren. Der realisierbare<br />
Widerstand hängt vom Schichtwiderstand der verwendeten Widerstandsschicht ab. Der<br />
Schichtwiderstand gibt den ohmschen Widerstand einer quadratischen Widerstandsbahn zwischen<br />
zwei gegenüberliegenden Seiten an. Er ist abhängig von der Schichtdicke und dem Dotierungsprofil<br />
der Schicht. Bei homogener Dotierung, wie im Fall der Epitaxieschicht, ergibt<br />
sich der Schichtwiderstand R � aus der Schichtdicke δ und dem spezifischen Widerstand ρ der<br />
Schicht zu R � = ρ/δ. Bei inhomogener Dotierung ist der Schichtwiderstand als charakteristischer<br />
technologischer Parameter in der Einheit Ω/� (Ohm per Square) verfügbar. Aus dem<br />
Schichtwiderstand ergibt sich der ohmsche Widerstand einer Widerstandsbahn der Länge l<br />
und der Breite w zu<br />
R = R � l/w. (3.76)<br />
Zur Realisierung hoher Widerstandswerte wird die Widerstandsbahn mäanderförmig gefaltet.<br />
Dies in Verbindung mit dem Flächenbedarf der Isolationsinsel macht die Realisierung hoher<br />
Widerstandswerte sehr flächenaufwendig. Wo dies möglich ist, werden Widerstände in integrierten<br />
Schaltungen vermieden und durch Transistoren oder Schaltungen aus Transistoren<br />
ersetzt.<br />
Abbildung 3.35 zeigt die Struktur eines Widerstandes, wobei die Basisdiffusion als Widerstandsschicht<br />
benutzt wird. Der mit Iso bezeichnete Kontakt zur Isolationsinsel wird mit dem<br />
auf höherem Potential liegenden Widerstandskontakt oder mit dem höchsten Potential der<br />
Schaltung verbunden, um die Widerstandsbahn zu isolieren. Der gesperrte pn-Übergang zwischen<br />
Widerstandsbahn und n-Epitaxie ergibt eine längs der Widerstandsbahn verteilte Sperrschichtkapazität.<br />
Bei höheren Frequenzen muß der Frequenzgang des so entstehenden verteilten<br />
RC-Gliedes berücksichtigt werden. Bei einem typischen Schichtwiderstand der Basisdiffusion<br />
von 100 bis 200 Ω/� lassen sich Widerstände von einigen 10 Ω bis zu einigen 10 kΩ<br />
realisieren. Nachteilig ist der relativ hohe Temperaturkoeffizient von 1000 bis 2000 ppm/°C.<br />
Die absolute Toleranz der Widerstände liegt bei etwa ±20% während die relative Toleranz<br />
(Matching) zwischen benachbarten Widerständen im Bereich von 1% liegt.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 59 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
Iso<br />
n +<br />
p<br />
n + -Burried Layer<br />
p - Substrat<br />
R<br />
n - Epitaxie<br />
Abbildung 3.35: Diffundierter Widerstand realisiert mit der Basisdiffusion<br />
Werden höhere Widerstandswerte erforderlich, kann die Basisdiffusion durch eine sie überdeckende<br />
Emitterdiffusion eingeengt werden. Ein derartiger Pinch-Widerstand ist in<br />
Abbildung 3.36 dargestellt. Der Schichtwiderstand eines derartigen Pinch-Widerstands liegt<br />
bei einigen kΩ/�. Absolute und relative Toleranz verschlechtern sich auf etwa 50% bzw.<br />
10%. Pinchwiderstände werden demnach nur für wenig präzise Widerstände mit hohen Widerstandswerten<br />
bei niedrigem Flächenaufwand eingesetzt.<br />
Iso<br />
n +<br />
p<br />
n + -Burried Layer<br />
p - Substrat<br />
Abbildung 3.36: Basis-Pinch-Widerstand<br />
R<br />
n +<br />
n - Epitaxie<br />
Weitere Widerstände werden mit der Emitterdiffusion mit geringem Schichtwiderstand (2-<br />
10Ω/�), als Epitaxiewiderstand mit hohem Schichtwiderstand (2-5kΩ/�) oder als Epitaxie-<br />
Pinch-Widerstand mit weiter erhöhtem Schichtwiderstand (4-10kΩ/�) realisiert. Relativ präzise<br />
Widerstände mit etwa 3% absoluter und weniger als 1% relativer Toleranz lassen sich mit<br />
ionenimplantierten Schichten (0,1-1kΩ/�) herstellen.<br />
3.9.4 Kondensatoren<br />
Die Verwendung von integrierten Kondensatoren wird in der Regel vermieden, da diese sehr<br />
flächenaufwendig werden, wenn ihre Kapazität den Wert von einigen 10 fF überschreitet. Unter<br />
Ausnutzung des Miller-Effekts können derartig kleine Kondensatoren jedoch z.B. zur<br />
Kompensation von Operationsverstärkern verwendet werden.<br />
Grundsätzlich kann die Sperrschichtkapazität von pn-Übergängen genutzt werden. Nachteilig<br />
ist hierbei die Nichtlinearität der Kapazität. Der Basis-Emitter-Übergang hat zudem eine relativ<br />
niedrige Abbruchspannung von ca. 6V. Der Basis-Kollektorübergang hat eine deutlich hö-<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 60 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
here Abbruchspannung, dafür ist die Sperrschichtkapazität erheblich geringer. Moderne bipolare<br />
Technologien bieten die Realisierung von Kapazitäten als MOS-Struktur an. Auf Kosten<br />
eines zusätzlichen Prozeßschritts wird ein Gateoxid von z.B. 50 nm Dicke erzeugt. Damit lassen<br />
sich lineare Kapazitäten von ca. 0,7 fF/µm 2 mit einer Durchbruchspannung größer als<br />
50V realisieren. Abbildung 3.37 zeigt die Struktur einer derartigen Gate-Kapazität. Die Elektroden<br />
des Kondensators werden durch die Emitterdotierung und durch die Aluminiumschicht<br />
gebildet. Das dünne Gateoxid bildet entsprechend das Dielektrikum.<br />
Oxid<br />
dünnes Gateoxid<br />
Abbildung 3.37: Gate-Kapazität<br />
C<br />
n + -Burried Layer<br />
p - Substrat<br />
n +<br />
n - Epitaxie<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 61 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
3.10 Parameter eines 0,8µm-BiCMOS-Prozesses<br />
In den folgenden Tabellen werden exemplarisch und auszugsweise Transistorparameter eines<br />
Bipolarprozesses mit 10 µm Epitaxiedicke (20V-Prozess) angegeben. Sie sollen in den folgenden<br />
Kapiteln die Möglichkeit bieten, den Einfluß dieser Parameter realistisch abzuschätzen.<br />
Parameter Symbol Wert Einheit<br />
Stromverstärkung β 200<br />
F<br />
Inverse Stromverstärkung β 2<br />
R<br />
Early-Spannung V 90 V<br />
EAF<br />
Sättigungsstrom, Emitter I S<br />
1,<br />
8<br />
−15<br />
⋅ 10 A<br />
Abbruchspannung BV 25 V<br />
CE0<br />
Abbruchspannung BV 50 V<br />
CB0<br />
Abbruchspannung BV 7 V<br />
EB0<br />
Transitzeit vorwärts τ 0,25 ns<br />
F<br />
Transitzeit rückwärts τ 200 ns<br />
R<br />
Basisbahnwiderstand r 200 B<br />
Ω<br />
Kollektorbahnwiderstand (Sättigung) r 75 C<br />
Ω<br />
Basis-Emitter-Sperrschichtkapazität C 1,2 pF<br />
JE0<br />
Basis-Kollektor-Sperrschichtkapazität C 0,6 pF<br />
JC0<br />
Kollektor-Substrat-Sperrschichtkapazität C 3 pF<br />
JCS 0<br />
Tabelle 3.1: NPN-Transistor mit 500 µm 2 Emitterfläche<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 62 -<br />
ITEM
Kapitel 3: Bipolarer Transistor Integrierte Schaltungen I<br />
Parameter Symbol Wert Einheit<br />
Stromverstärkung β 20<br />
F<br />
Inverse Stromverstärkung β 2<br />
R<br />
Early-Spannung V 50 V<br />
EAF<br />
Sättigungsstrom, Emitter I S<br />
−15<br />
⋅ 10 A<br />
Abbruchspannung BV 30 V<br />
CE0<br />
Abbruchspannung BV 50 V<br />
CB0<br />
Abbruchspannung BV 50 V<br />
EB0<br />
Transitzeit vorwärts τ 20 ns<br />
F<br />
Transitzeit rückwärts τ 2000 ns<br />
R<br />
Basisbahnwiderstand r 150 B<br />
Ω<br />
Kollektorbahnwiderstand (Sättigung) r 75 C<br />
Ω<br />
Basis-Emitter-Sperrschichtkapazität C 0,6 pF<br />
JE0<br />
Basis-Kollektor-Sperrschichtkapazität C 2 pF<br />
JC0<br />
Kollektor-Substrat-Sperrschichtkapazität C 3,5 pF<br />
JCS 0<br />
Tabelle 3.2: Lateraler pnp-Transistor<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 63 -<br />
ITEM<br />
2
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
4 MOS – Feldeffekttransistor (MOSFET)<br />
Die Abkürzung MOS steht für Metal-Oxide-Semiconductor und bezeichnet die Schichtenfolge,<br />
welche die Funktionalität des MOS-Transistors bestimmt. Das Gate, früher aus Metall<br />
(Aluminium), wird heute bei hochintegrierten Schaltungen aus hochdotiertem polykristallinem<br />
Silizium (Polysilizium) gebildet. Zwischen Gate und Substrat befindet sich eine dünne<br />
Oxidschicht, die das Gate vom Substrat isoliert. Unterhalb des Gates bildet sich ein leitfähiger<br />
Kanal, dessen Leitfähigkeit von der Feldstärke im Gateoxid bestimmt wird (daher: Feldeffekttransistor).<br />
Der MOS-Transistor bietet im Zusammenhang mit höchstintegrierten digitalen Schaltungen<br />
einige Vorteile gegenüber dem bipolaren Transistor:<br />
• Niedriger Flächenbedarf,<br />
• Inhärente Selbstisolation der Transistoren,<br />
• Wenige („einfache“) Prozeßschritte,<br />
• Leistungslose Steuerung im stationären Fall,<br />
• Möglichkeit spezieller Schaltungstechniken (z.B. dynamische Schaltungen),<br />
• Geringe Verlustleistung.<br />
Die Vorteile der Bipolartechnik werden bei der BiCMOS-Technik (Bipolar Complementary<br />
MOS) durch die zusätzliche Realisierung von bipolaren Transistoren ausgenutzt:<br />
• Höhere Verstärkung,<br />
• Höhere Schaltungsgeschwindigkeit (bei einigen Schaltungstechniken),<br />
• Höhere Ausgangs-/Treiberleistungen.<br />
4.1 Prinzipieller Aufbau und Wirkungsweise von MOS-Transistoren<br />
Beim MOS-Transistor handelt es sich im Gegensatz zum stromgesteuerten Bipolartransistor<br />
um ein spannungsgesteuertes Bauelement. Desweiteren ist am Transistoreffekt nur eine Ladungsträgerart<br />
beteiligt (unipolarer Transistor). Daraus folgt, daß man grundsätzlich zwischen<br />
zwei Polaritätstypen von MOS-Transistoren unterscheidet. Beim NMOS-Typ beruht die Transistorfunktion<br />
auf Elektronen als Ladungsträger. Die Löcher bilden beim PMOS-Typ die<br />
funktionsbestimmenden Ladungsträger.<br />
Abbildung 4.1 zeigt den prinzipiellen Aufbau eines NMOS-Transistors. In vertikaler Richtung<br />
wird die Funktion durch die MOS-Schichtenstruktur, die einen Kondensator (MOS-<br />
Kondensator) bildet, bestimmt. Das Gate, in der Regel als hochdotierte Polysiliziumschicht<br />
realisiert, bildet die obere „Platte“ des Kondensators, während die Oberfläche des Halbleitersubstrats,<br />
das an der Unterseite kontaktiert ist (Bulk-Anschluß), die zweite „Kondensatorplatte“<br />
darstellt. Die extrem dünne Gateoxidschicht bildet das Dielektrikum des Kondensators.<br />
Das Gate überdeckt zwei hoch n-dotierte Schichten (Source und <strong>Dr</strong>ain). Zwischen diesen bildet<br />
sich, abhängig vom Potential des Gates, ein n-leitfähiger Kanal, dessen Leitfähigkeit vom<br />
elektrischen Feld in der Oxidschicht bestimmt wird. Der Stromfluß zwischen Source und Gate<br />
wird damit durch das Gatepotential gesteuert. Beim p-Kanal-Transistor (PMOS) sind die Dotierungsverhältnisse<br />
entsprechend invertiert.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 64 -<br />
ITEM
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
V SB<br />
Source<br />
V GS<br />
p-Substrat<br />
SiO 2<br />
Gate<br />
V DS<br />
Bulk<br />
<strong>Dr</strong>ain<br />
n + n +<br />
n-leitender Kanal<br />
Abbildung 4.1: Funktionelle Struktur eines NMOS-Transistors<br />
Die Funktion wird durch die Gate-Source-Spannung VGS in Relation zur Schwellenspannung<br />
VTS bestimmt. Erreicht die Gate-Source-Spannung die Schwellenspannung, bildet sich der<br />
Kanal.<br />
NMOS-Transistor:<br />
GS TS V V < : Keine leitende Verbindung zwischen Source und <strong>Dr</strong>ain,<br />
Transistor gesperrt,<br />
V V ≥ : n-leitender Kanal zwischen Source und <strong>Dr</strong>ain.<br />
GS<br />
TS<br />
PMOS-Transistor:<br />
V V > : . 0 = I<br />
GS<br />
GS<br />
TS<br />
TS<br />
D<br />
V V ≤ : p-leitender Kanal zwischen Source und <strong>Dr</strong>ain.<br />
Für beide Polaritäten des MOS-Transistors wird unterschieden, ob der Kanal bei VGS=0 existiert<br />
(Anreicherungstransistor, Enhancement-Transistor) oder nicht existiert (Verarmungstransistor,<br />
Depletion-Transistor). Damit ergeben sich die in Abbildung 4.2 dargestellten 4<br />
Transistortypen.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 65 -<br />
ITEM
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
NMOS<br />
G<br />
S D<br />
n + n +<br />
S<br />
n-Kanal<br />
p-Substrat<br />
B<br />
Kanal existiert für V GS > V TS<br />
PMOS<br />
G<br />
p + p +<br />
p-Kanal<br />
n-Substrat<br />
B<br />
Kanal existiert für V GS < V TS<br />
Abbildung 4.2: MOS-Transistortypen<br />
D<br />
Selbstsperrender<br />
(Enhancement)<br />
Transistor<br />
G<br />
V TS > 0V<br />
G<br />
G B G<br />
V TS < 0V<br />
Selbstleitender<br />
(Depletion)<br />
Transistor<br />
D D<br />
B<br />
S S<br />
V TS < 0V<br />
D D<br />
S S<br />
V TS > 0V<br />
Im oberen Teil der Abbildung 4.3 ist ein nicht maßstabsgerechter Querschnitt durch einen<br />
NMOS-Transistor, hergestellt in der sog. LOCOS-Technologie, dargestellt. LOCOS steht als<br />
Abkürzung für „Local Oxidation“, dem Verfahren, mit dem das etwa 0,5 µm dicke Feldoxid<br />
realisiert wird. Transistorgebiete werden durch Fenster im Feldoxid definiert. Das Gateoxid<br />
ist mit 20 bis 50 nm erheblich dünner als das Feldoxid. Nach Abscheidung und Strukturierung<br />
einer Polysiliziumschicht, die als Gatelektrode und teilweise als Leiterbahn verwendet wird,<br />
werden die Source- und <strong>Dr</strong>aingebiete dotiert. Dabei dienen die Gateelektrode und das Feldoxid<br />
als Maske für die Diffusion oder die Ionenimplantation. Mit der Dotierung von Source<br />
und <strong>Dr</strong>ain wird die Polysiliziumschicht hoch n-dotiert. Bei diesem Verfahren ist die „Selbstjustierung“<br />
von Source und <strong>Dr</strong>ain durch die natürliche Maskierung von Vorteil. Die metallischen<br />
Leiterbahnen werden von den Gateelektroden und den Polysilizium-Leiterbahnen durch<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 66 -<br />
ITEM<br />
B<br />
B
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
eine Phosphor-Glasschicht isoliert. Die Kontaktierung zu Source, <strong>Dr</strong>ain oder Gate erfolgt<br />
durch Kontaktfenster in dieser Schicht. Nach Abscheidung einer weiteren Glasschicht kann<br />
eine zusätzliche Leiterbahnebene realisiert werden. Das dicke Feldoxid hat die Aufgabe, unerwünschte<br />
Kanäle unter Leiterbahnen zu verhindern. Durch eine hoch p-dotierte Schicht<br />
unter dem Feldoxid (channel-stopper) wird eine Kanalbildung zusätzlich verhindert.<br />
Gate Gateoxid<br />
Source <strong>Dr</strong>ain<br />
Feldoxid Feldoxid<br />
n + n +<br />
p-Substrat<br />
Source Gate<br />
<strong>Dr</strong>ain<br />
w<br />
Abbildung 4.3: NMOS-Transistor, Querschnitt und Aufsicht<br />
l<br />
p + Channel-Stopper<br />
Der untere Teil von Abbildung 4.3 zeigt eine Aufsicht mit den Gate-Abmessungen des Transistors.<br />
Die Gatelänge l ergibt sich aus dem Abstand von Source- und <strong>Dr</strong>ain-Diffusion. Sie ist<br />
durch die Unterdiffusion unter das Gate geringer als die Maskenlänge des Gates. Die Gateweite<br />
w ist durch die Weite von Source- und <strong>Dr</strong>ain-Diffusion vorgegeben.<br />
4.2 Die MOS-Kapazität<br />
Im folgenden soll anhand einer zweidimensionalen MOS-Struktur (MOS-Kapazität)<br />
grundsätzlich die Entstehung eines leitfähigen Kanals erläutert werden. Dies soll beispielhaft<br />
am NMOS-Transistor geschehen, daher ist in Abbildung 4.4 eine MOS-Struktur mit pdotiertem<br />
Substrat dargestellt.<br />
a) Flachbandzustand<br />
Das Bänderdiagramm in Abbildung 4.4 zeigt den Fall mit feldfreiem Substrat. Das Band verläuft<br />
ohne Bandverbiegung und man spricht vom sog. Flachbandzustand. Im Halbleiter treten<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 67 -<br />
ITEM<br />
I D
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
demnach keine Potentialunterschiede auf. Das elektrische Potential an der Halbleiteroberfläche<br />
ΨS ist gleich dem Potential am Bulk-Kontakt. Die Majoritätsträgerdichte ist im ganzen<br />
Substrat konstant und es gilt an der Si-Oberfläche:<br />
p<br />
s<br />
⎛φ F − ΨS<br />
⎞<br />
= n ⋅ ⎜<br />
⎟<br />
i exp , ΨS = 0 , (4.1)<br />
⎝ VT<br />
⎠<br />
⎛φ<br />
F ⎞<br />
p s = ni<br />
⋅ exp<br />
⎜ = p p0<br />
V ⎟ . (4.2)<br />
⎝ T ⎠<br />
V FB<br />
G<br />
��<br />
��<br />
��<br />
��<br />
������<br />
������<br />
������<br />
������<br />
������<br />
t ox<br />
V GB=V FB<br />
Poly-Si Oxid p-Silizium<br />
Φ FM<br />
Ψ S<br />
Leitungsband<br />
Valenzband<br />
Φ F : Fermipotential<br />
Ψ L<br />
Ψ<br />
ΦF Ψ V<br />
Abbildung 4.4: MOS-Kapazität im Flachbandzustand<br />
Im allgemeinen ist die Flachbandspannung VFB, d.h. die Spannung, die an die MOS-Kapazität<br />
zur Erzeugung des Flachbandzustands angelegt werden muß, ungleich Null. Einerseits existiert<br />
ein Kontaktpotential zwischen dem Substrat und dem hochdotierten Polysilizium des<br />
Gates, das der Diffusionsspannung entspricht. Andererseits befinden sich ortsfeste Ladungen<br />
an der Grenze zwischen Gateoxid und Silizium und im Gateoxid, die durch die Herstellungsprozesse<br />
bedingt sind. Wird die Flachbandspannung an den Klemmen angelegt, werden diese<br />
Effekte so kompensiert, daß das Substrat feldfrei wird. Das Gateoxid ist in diesem Fall nicht<br />
feldfrei, d.h. es existiert eine Potentialdifferenz zwischen Gate und Siliziumoberfläche. Im<br />
folgenden soll die Ursache der Flachbandspannung nicht näher untersucht werden. Sie soll als<br />
technologisch bedingter Parameter angesehen werden, die u.a. die Schwellenspannung des<br />
MOS-Transistors bestimmt.<br />
b) Anreicherung<br />
Abbildung 4.5 zeigt die Situation, wenn die Gate-Spannung gegenüber dem Flachbandfall<br />
verringert wird (VGB
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
negativer als das Potential am Bulkkontakt, das als Bezugspotential gewählt ist: ΨS < 0. Die<br />
Löcherdichte ist gegenüber dem Flachbandfall angehoben:<br />
⎛ φF<br />
− Ψ ⎞ S<br />
p S = ni<br />
⋅ exp<br />
⎜ > p p<br />
v ⎟<br />
⎝ T ⎠<br />
0<br />
. (4.3)<br />
Die MOS-Struktur verhält sich wie die Kapazität eines Plattenkondensators mit dem Plattenabstand<br />
t<br />
ox<br />
ε0⋅ε C′<br />
=<br />
t<br />
ox<br />
ox<br />
= C′<br />
ox<br />
Cox ′ : flächenspezifische Oxidkapazität, t ox : Dicke der Oxidschicht<br />
G<br />
�������<br />
���<br />
�������<br />
���<br />
�������<br />
�������<br />
���<br />
�������<br />
���<br />
�������<br />
���<br />
V GB VFB), werden die<br />
Majoritätsträger (Löcher) vom positiven Gate abgestoßen. Es entsteht eine Verarmungsschicht,<br />
die lediglich ionisierte Akzeptorionen enthält. Das Oberflächenpotential wird gegenüber<br />
dem Flachbandzustand angehoben. Abbildung 4.6 zeigt die Situation der Verarmung der<br />
Oberfläche mit der Löcherdichte:<br />
⎛φ F − ΨS<br />
⎞<br />
p S = ni<br />
⋅ exp<br />
⎜ < p p0<br />
v ⎟ . (4.5)<br />
⎝ T ⎠<br />
Die entstehende Verarmungsschicht kann entsprechend der Raumladungszone eines abrupten<br />
pn-Übergangs behandelt werden. Oxidkapazität und die Kapazität der Verarmungsschicht<br />
sind in Serie geschaltet. Für die MOS-Struktur ergibt sich die Gesamtkapazität pro Fläche zu:<br />
′ =<br />
′ + 1<br />
C<br />
1 1<br />
C C′<br />
ox si<br />
=<br />
1<br />
tox xd<br />
+<br />
ε ⋅ε<br />
ε ⋅ε<br />
0 ox 0<br />
si<br />
. (4.6)<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 69 -<br />
ITEM
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
G<br />
t OX<br />
�������<br />
�������<br />
������� ���<br />
���<br />
�������<br />
�������<br />
���<br />
�������<br />
���<br />
V GB > V FB<br />
x d<br />
RLZ<br />
Abbildung 4.6: MOS-Kapazität bei Verarmung<br />
d) Schwache Inversion<br />
Bei weiterer Erhöhung der Gate-Spannung steigt das Potential der Oberfläche weiter an.<br />
Abbildung 4.7 zeigt die Situation für ΨS > φF. An der Oberfläche liegt das Fermipotential<br />
näher am Leitfähigkeitsband als am Valenzband. Der Halbleiter wird an der Oberfläche nleitend.<br />
Es kommt zu einer Anhäufung von Minoritätsträgern (Elektronen) an der Halbleiteroberfläche.<br />
Die Minoritätsträgerkonzentration übersteigt die Majoritätsträgerkonzentration.<br />
Man bezeichnet dies als (schwache) Inversion.<br />
⎛φ − Ψ ⎞<br />
exp ⎜ ⎟ ni<br />
, (4.7)<br />
⎝ ⎠<br />
F S<br />
p S = ni<br />
⋅ ⎜ <<br />
v ⎟<br />
T<br />
⎛ Ψ − φ ⎞<br />
exp ⎜ ⎟ pS<br />
. (4.8)<br />
⎝ ⎠<br />
S F<br />
n S = ni<br />
⋅ ⎜ > ni<br />
><br />
v ⎟<br />
T<br />
G<br />
���<br />
���<br />
���<br />
��������<br />
��������<br />
��������<br />
��������<br />
��������<br />
��������<br />
��������<br />
���<br />
V GB > V FB<br />
Inversionsschicht<br />
Abbildung 4.7: MOS-Kapazität bei schwacher Inversion<br />
e) Starke Inversion<br />
Gilt bei weiterer Erhöhung der Gate-Spannung Ψ > 2φ<br />
so folgt<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 70 -<br />
ITEM<br />
S<br />
F<br />
B<br />
B
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
⎛ ΨS<br />
−φ<br />
F ⎞ φ F<br />
n S = ni<br />
⋅exp<br />
⎜ > ni<br />
⋅exp<br />
> p p0<br />
v ⎟<br />
. (4.9)<br />
⎝ T ⎠ vT<br />
Die Dichte der Minoritätsträger (Elektronen) an der Oberfläche wird damit größer als die<br />
Dichte der Majoritätsträger tief im Substrat. An der Oberfläche existiert eine hochleitfähige<br />
Inversionsschicht. Dieser Zustand an der Oberfläche wird als starke Inversion bezeichnet.<br />
Die Gate-Spannung, bei der der Zustand der starken Inversion erreicht wird, wird als Schwellenspannung<br />
VT bezeichnet:<br />
T GB ( S 2 F ). (4.10)<br />
V V Φ = Ψ =<br />
Gate und Inversionsschicht wirken wie Platten eines Plattenkondensators. Die gemessene<br />
Kapazität entspricht wieder der Oxidkapazität. Die Elektronen der Inversionsschicht sind Minoritätsträger<br />
und müssen aus thermischer Generation bereitgestellt werden. Der Aufbau der<br />
Inversionsschicht benötigt daher eine endliche Zeit (z.B. einige ms).<br />
G<br />
��������<br />
��������<br />
��������<br />
��������<br />
��������<br />
��������<br />
��������<br />
���<br />
���<br />
���<br />
���<br />
���<br />
V GB<br />
Inversionsschicht<br />
RLZ<br />
Abbildung 4.8: MOS-Kapazität bei starker Inversion<br />
Abbildung 4.9 zeigt den Verlauf der Kapazität der MOS-Struktur in Abhängigkeit von VGB<br />
für niedrige und hohe Frequenzen. Bei hohen Frequenzen kann die Bildung der Inversionsschicht<br />
dem Signal nicht folgen, so daß die Kapazität nicht wieder auf den Wert der Oxidkapazität<br />
ansteigt. MOS-Strukturen sind wegen ihrer Spannungsabhängigkeit nur unter Einschränkung<br />
als „Kondensatoren“ einsetzbar.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 71 -<br />
ITEM<br />
B
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
C' OX<br />
C' i<br />
C<br />
Anreicherung Verarmung<br />
V FB<br />
Inversion<br />
niedrige Frequenz<br />
V TH<br />
hohe Frequenz<br />
Abbildung 4.9: Kleinsignal-Kapazität der MOS-Struktur als Funktion von VGB<br />
Im Gegensatz zur MOS-Kapazität bilden beim MOS-Transistor die hochdotierten Gebiete<br />
von Source und <strong>Dr</strong>ain Quellen von Minoritätsträgern zum Aufbau der Inversionsschicht (vgl.<br />
Abbildung 4.10). Der Transistoreffekt existiert daher bis zu hohen Frequenzen.<br />
n +<br />
SiO2<br />
��������<br />
��������<br />
Inversionsschicht<br />
Abbildung 4.10: Source-Gebiet als Quelle von Minoritätsträgern<br />
4.3 Die Schwellenspannung<br />
4.3.1 Schwellenspannung der MOS-Kapazität<br />
Im folgenden soll wieder das Beispiel des NMOS-Transistors betrachtet werden. Es wird daher<br />
wieder von einer MOS-Struktur mit p-dotiertem Substrat ausgegangen. Die<br />
Schwellenspannung kennzeichnet das Gatepotential bei dem starke Inversion einsetzt.<br />
Abbildung 4.11 zeigt die Ladungen im Fall der starken Inversion ohne Berücksichtigung der<br />
Oxidladung. Q’n bezeichnet die Ladung der Inversionsschicht pro Flächeneinheit.<br />
Entsprechend bezeichnet Q’D die Ladung in der Verarmungsschicht und Q’G die Ladung des<br />
Gate.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 72 -<br />
ITEM<br />
V GB
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
G<br />
Q' G<br />
���<br />
���<br />
���<br />
��������<br />
��������<br />
��������<br />
��������<br />
��������<br />
Q' n<br />
��������<br />
���<br />
Q' D<br />
V ox V GB<br />
Abbildung 4.11: Ladungen bei starker Inversion<br />
Im Flachbandzustand VGB = VFB ist das Silizium feldfrei und die Inversionsladung sowie die<br />
Verarmungsladung verschwinden. Aufgrund von Oxidladungen und Kontaktpotential ist das<br />
Oxid nicht feldfrei (Vox ≠ 0) und das Gate ist geladen.<br />
Für VGB ≠ VFB entsteht eine zusätzliche Ladung ∆Q’G und entsprechende Gegenladungen an<br />
der Siliziumoberfläche:<br />
∆Q'<br />
= −Q'<br />
−Q'<br />
G<br />
n<br />
Für diese zusätzliche Ladung gilt der Zusammenhang<br />
∆Q' = C'<br />
⋅∆V<br />
G<br />
ox<br />
ox<br />
D<br />
. (4.11)<br />
. (4.12)<br />
∆Vox ist die Spannungsänderung über dem Oxid gegenüber dem Flachbandfall<br />
∆V<br />
= V − V − Ψ<br />
ox<br />
womit für die zusätzliche Gate-Ladung gilt:<br />
GB<br />
FB<br />
S<br />
, (4.13)<br />
∆Q'G<br />
= C'ox⋅(<br />
VGB<br />
−VFB<br />
− ΨS<br />
). (4.14)<br />
Nach Voraussetzung setzt die starke Inversion bei<br />
Ψ = 2⋅φ<br />
S<br />
F<br />
ein. Das dafür erforderliche Gatepotential wird als Schwellenspannung<br />
B<br />
(4.15)<br />
T GB ( S 2 F ) (4.16)<br />
V V Φ = Ψ =<br />
bezeichnet. Beim Einsetzen der starken Inversion wird in erster Näherung angenommen, daß<br />
die Inversionsladung vernachlässigbar ist: Q n '≈ 0 . Die Depletionladung erreicht ihr Maximum<br />
und bleibt mit zunehmender Inversion konstant, da das elektrische Feld durch die Inversionsladung<br />
abgeschirmt wird. Die Depletionladung ergibt sich aus der Theorie des einseitig<br />
abrupten pn-Übergangs (vgl. 2.23) zu:<br />
Q = Q'<br />
( Ψ = 2Φ<br />
) = − 2ε<br />
q ⋅ N ⋅ 2Φ<br />
= −γ<br />
⋅C'<br />
⋅ 2Φ<br />
, (4.17)<br />
'D 0<br />
D<br />
S<br />
F<br />
Si<br />
2ε Siq<br />
⋅ N A<br />
mit γ =<br />
(4.18)<br />
C'<br />
ox<br />
als dem sog. Substratfaktor. Dabei ergibt sich 2ΦF als Potentialdifferenz an der RLZ.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 73 -<br />
ITEM<br />
A<br />
F<br />
ox<br />
F
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
Durch Einsetzen der Gleichungen 4.11 und 4.15 bis 4.17 in Gleichung 4.14 folgt für die<br />
Schwellenspannung:<br />
V V Φ ⋅ + Φ + = 2 γ 2 . (4.19)<br />
T<br />
FB<br />
F<br />
Dabei sind VFB, 2ΦF und γ technologieabhängige Parameter.<br />
F<br />
Das Verschwinden der Inversionsladung unterhalb der Schwellenspannung ist ein stark vereinfachendes<br />
aber angemessenes Modell. Es gilt<br />
Q'<br />
n<br />
~ n<br />
S<br />
Ψ S ~ exp( ).<br />
(4.20)<br />
v<br />
T<br />
Unterhalb der Schwellenspannung, d.h. für ΨS < 2ΦF verschwindet die Inversionsladung exponentiell<br />
mit ΨS (schwache Inversion). MOS-Transistoren, die im sog. Subthreshold-<br />
Betrieb betrieben werden, nutzen die geringe Inversionsladung und bieten eine besonders<br />
hohe Verstärkung. Oberhalb der Schwellenspannung wächst die Inversionsladung exponentiell<br />
mit ΨS. Das vereinfachte Modell, das natürlich den Subthreshold-Bereich nicht beschreibt,<br />
lautet damit:<br />
ΨS < 2Φ F : Q'n<br />
≈ 0,<br />
ΨS > 2Φ F + einige v T : Q n beliebig groß.<br />
'<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 74 -<br />
ITEM
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
4.3.2 Schwellenspannung des NMOS-Transistors<br />
Abbildung 4.12 zeigt einen Querschnitt durch einen NMOS-Transistor mit Klemmenspannungen.<br />
Damit die pn-Übergänge der Source- und <strong>Dr</strong>ain-Diffusion gesperrt sind, muß gelten:<br />
VSB<br />
≥ 0, V DB = VDS<br />
+ VSB<br />
≥ 0 .<br />
Source und <strong>Dr</strong>ain dienen als Quellen für Elektronen in der Inversionsschicht.<br />
y<br />
��<br />
x<br />
S<br />
n +<br />
V SB<br />
V GS<br />
I C<br />
G<br />
B<br />
Q D<br />
V DS<br />
n +<br />
D<br />
I D<br />
p-Substrat<br />
Abbildung 4.12: Querschnitt eines n-Kanal MOS-Transistors<br />
Zunächst sei angenommen, daß Source, <strong>Dr</strong>ain und Bulk auf gleichem Potential liegen<br />
(V DS = 0, VSB<br />
= 0 ). In diesem Fall ist der Halbleiter im thermodynamischen Gleichgewicht,<br />
und es ergibt sich die entsprechende Situation wie bei der MOS-Kapazität (Kap. 4.2, 4.3).<br />
Abhängig von der Gate-Source-Spannung V in Relation zur Flachbandspannung V und<br />
GS FB<br />
zur Schwellenspannung V T bildet sich unterhalb des Gates eine RLZ und eine Inversionsschicht.<br />
Die vom Gate erzeugte RLZ geht in die RLZ von Source- und <strong>Dr</strong>aingebiet über. Die<br />
Inversionsschicht bildet eine leitfähige Verbindung (Kanal) zwischen Source und <strong>Dr</strong>ain. Bei<br />
Anlegen einer Spannung zwischen Source und <strong>Dr</strong>ain fließt ein Kanalstrom I und damit ein<br />
<strong>Dr</strong>ainstrom I D . Die Gate-Source-Spannung beeinflußt die Ladungsträgerdichte und damit die<br />
Leitfähigkeit des Kanals. Das bedeutet, daß der <strong>Dr</strong>ainstrom von der Gate-Source-Spannung<br />
gesteuert wird.<br />
Entgegen der Situation bei der MOS-Kapazität kann die Potentialdifferenz zwischen Kanal<br />
und Bulk über die Klemmenspannung V verändert werden. V wird immer so gewählt, daß<br />
SB SB<br />
die pn-Übergänge von Source und <strong>Dr</strong>ain in Sperrichtung betrieben werden (V ≥ 0 ,<br />
VDB<br />
≥ 0 ). Bei ansteigender Source-Bulk-Spannung wird sich die Raumladungszone unterhalb<br />
des Kanals ebenso erweitern, wie die Raumladungszonen der pn-Übergänge von Source und<br />
<strong>Dr</strong>ain. Die Spannung VSB<br />
fällt also zusätzlich an der Verarmungsschicht unterhalb der Inversionsschicht<br />
ab und vergrößert deren Ladung Q’D gegenüber (4.17) auf:<br />
Q' ( V ) = −γ<br />
⋅C'<br />
⋅ V + 2Φ<br />
. (4.21)<br />
D<br />
SB<br />
ox<br />
SB<br />
F<br />
Die höhere Ladung in der Verarmungsschicht erfordert eine entsprechend höhere Gateladung<br />
und damit eine höhere Gate-Source-Spannung, um den gleichen Inversionseffekt zu erhalten.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 75 -<br />
ITEM<br />
C<br />
SB
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
Dies entspricht einer Erhöhung der Schwellenspannung, die sich entsprechend (4.19) wie<br />
folgt ergibt:<br />
V<br />
TS<br />
= V<br />
= V<br />
FB<br />
FB<br />
+ 2 ⋅φ<br />
+ γ ⋅<br />
F<br />
F<br />
+ 2 ⋅φ<br />
+ γ ⋅<br />
V<br />
2 ⋅φ<br />
F<br />
SB<br />
+ 2 ⋅φ<br />
+ γ ⋅<br />
V<br />
F<br />
SB<br />
+ 2 ⋅φ<br />
F<br />
− γ ⋅<br />
2 ⋅φ<br />
F<br />
(4.22)<br />
VTS bezeichnet die Schwellenspannung für VSB ≠0. VT0 bezeichnet im folgenden die<br />
Schwellenspannung für VSB = 0.<br />
V = V + γ ⋅ ( V + 2 ⋅φ<br />
− 2 ⋅φ<br />
)<br />
(4.23)<br />
TS<br />
T 0 SB F<br />
F<br />
mit V T 0 = VFB + 2 ⋅φ<br />
F + γ ⋅ 2 ⋅φ<br />
F . (4.24)<br />
Überschreitet die Gate-Source-Spannung die Schwellenspannung ist die zusätzlich erzeugte<br />
Gate-Ladung gleich dem Betrag der Inversionsladung, da die Verarmungsladung wegen der<br />
Abschirmung durch die Inversionsschicht unverändert bleibt. Diese Ladung lädt die Oxidkapazität<br />
und es gilt demnach:<br />
∆Q'<br />
= Q'<br />
( V > V ) − Q'<br />
( V = V ) = −Q'<br />
G<br />
G<br />
GS<br />
TS<br />
Q'n = C'ox⋅(<br />
VGS<br />
−VTS<br />
).<br />
G<br />
GS<br />
TS<br />
n<br />
, (4.25)<br />
(4.26)<br />
4.4 Kanalstrom am Beispiel des NMOS-Transistors<br />
Im folgenden soll davon ausgegangen werden, daß die Oxiddicke gegenüber Länge und Weite<br />
des Gates vernachlässigbar ist (tOX
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
Durch Trennung der Variablen kann (4.30) über die Kanallänge integriert werden:<br />
l<br />
∫<br />
0<br />
I<br />
C<br />
dx<br />
VDS<br />
= −w⋅<br />
µ n ⋅C'<br />
ox⋅<br />
∫<br />
0<br />
[ V<br />
GS<br />
−V<br />
TS<br />
−V<br />
KS<br />
] ⋅dV<br />
KS<br />
, (4.31)<br />
2<br />
VDS<br />
I C ⋅ l = −w<br />
⋅ µ n ⋅C'<br />
ox⋅[(<br />
VGS<br />
−VTS<br />
) ⋅VDS<br />
− ] . (4.32)<br />
2<br />
Gemäß Abbildung 4.12 ist der <strong>Dr</strong>ainstrom dem Kanalstrom entgegengesetzt gerichtet, so daß<br />
sich für den <strong>Dr</strong>ainstrom ergibt:<br />
2<br />
w ⎡<br />
V ⎤ DS<br />
I ′<br />
D = ⋅ µ n ⋅C<br />
ox ⎢(<br />
VGS<br />
−VTS<br />
) ⋅VDS<br />
− ⎥ , (4.33)<br />
l ⎣<br />
2 ⎦<br />
Nach (4.29) verschwindet die Inversionsladung für<br />
V ≥ V −V<br />
KS<br />
GS<br />
TS<br />
. (4.34)<br />
Bei leitfähigem Kanal und V DS > 0 nimmt das Kanalpotential in Richtung <strong>Dr</strong>ain zu. Wird am<br />
Punkt x‘ die Bedingung (4.34) erfüllt, verschwindet für x ≥ x'<br />
der Kanal (s.<br />
Abbildung 4.13). Die Spannung V DS −VK<br />
(x')<br />
fällt an der Raumladungsschicht zwischen Kanalende<br />
und <strong>Dr</strong>ain ab. Die Elektronen des Kanals sind „Minoritätsträger“ an der<br />
Raumladungsschicht und werden durch das elektrische Feld in Richtung <strong>Dr</strong>ain transportiert,<br />
so daß weiterhin ein <strong>Dr</strong>ainstrom fließt. Am Kanal liegt statt VDS<br />
die reduzierte Spannung<br />
V ( x')<br />
−V<br />
= V −V<br />
< V , so daß für den <strong>Dr</strong>ainstrom nach (4.33) gilt:<br />
K<br />
S<br />
GS<br />
I<br />
D<br />
TS<br />
DS<br />
( V −V<br />
)<br />
2<br />
w<br />
GS TS<br />
= I Dsat = ⋅ µ n ⋅C<br />
′ ox ⋅<br />
(4.35)<br />
l<br />
2<br />
Das Verschwinden des Kanals an der Stelle x‘ wird als Pinch-Off-Effekt oder als Sättigung<br />
bezeichnet. Die Sättigung tritt ein, wenn die <strong>Dr</strong>ain-Source-Spannung die Sättigungsspannung<br />
V = V − V<br />
Dsat<br />
GS<br />
TS<br />
(4.36)<br />
übersteigt. In diesem Fall ist gemäß (4.35) der Sättigungsstrom I Dsat unabhängig von der<br />
<strong>Dr</strong>ain-Source-Spannung.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 77 -<br />
ITEM
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
��<br />
S<br />
n +<br />
Abbildung 4.13: Pinch-Off-Effekt<br />
G<br />
x x'<br />
B<br />
V DS >0<br />
n + n + n +<br />
E<br />
V K (x')=V Dsat<br />
l<br />
V DS -V Dsat<br />
RLZ<br />
Zusammengefaßt ergibt sich folgendes Modell für den stationären <strong>Dr</strong>ainstrom des NMOS-<br />
Transistors:<br />
1<br />
Substratfaktor: γ = ⋅ 2⋅<br />
ε Si ⋅ q ⋅ N A<br />
C'<br />
Schwellenspannung: V = V + γ ⋅ ( V + 2 ⋅φ<br />
− 2 ⋅φ<br />
)<br />
TS<br />
ox<br />
D<br />
(4.37)<br />
T 0 SB F<br />
F (4.38)<br />
Sättigungsspannung: V = V −V<br />
(4.39)<br />
Dsat<br />
GS<br />
w w<br />
Verstärkungsfaktor: β n = ⋅ µ n ⋅C'<br />
ox = kn<br />
(4.40)<br />
l<br />
l<br />
GS<br />
TS<br />
TS<br />
mit kn = µ n ⋅C'<br />
ox<br />
(4.40a)<br />
V V < : Transistor gesperrt, . (4.41)<br />
0 = I<br />
V V ≥ : Transistor leitet<br />
GS<br />
TS<br />
V V ≤<br />
DS<br />
V V ><br />
DS<br />
Dsat<br />
Dsat<br />
D<br />
: Triodenbereich<br />
2<br />
⎡<br />
V ⎤ DS<br />
I D = β ⋅ ⎢(<br />
VGS<br />
− VTS<br />
) ⋅V<br />
DS − ⎥<br />
(4.42a)<br />
⎢⎣<br />
2 ⎥⎦<br />
: Sättigung<br />
β<br />
I D = I Dsat = ⋅ −<br />
2<br />
2 ( VGS<br />
VTS<br />
) (4.42b)<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 78 -<br />
ITEM
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
w<br />
Der Schaltungsentwickler kann lediglich das Verhältnis von Weite zu Länge ( ) in (4.40)<br />
l<br />
variieren. Alle weiteren Parameter des Modells sind technologisch bedingt und können beim<br />
Schaltungsentwurf nicht beeinflußt werden. k ist der Verstärkungsfaktor des Prozesses und<br />
w<br />
ergibt sich gemäß (4.40) als Verstärkungsfaktor eines quadratischen Transistors mit = 1.<br />
l<br />
n<br />
4.5 Kanallängenmodulation<br />
Die Modellgleichungen (4.37 – 4.42) beschreiben weitgehend idealisiert das stationäre Verhalten<br />
des MOS-Transistors. Eine besonders auffallende Abweichung gegenüber gemessenen<br />
Kennlinien zeigt sich deutlich in Abbildung 4.15 in der Sättigung. Während die Modellgleichung<br />
(4.42b) einen von V unabhängigen Sättigungsstrom voraussagt, zeigt die Abbildung<br />
DS<br />
einen linearen Anstieg des Stromes in der Sättigung mit V . In Abbildung 4.13 erkennt man,<br />
daß an der RLZ zwischen <strong>Dr</strong>ain und Kanalende die Spannung V DS −VDsat<br />
= VDS<br />
− ( VGS<br />
−VTS<br />
)<br />
abfällt. Wird V erhöht, erweitert sich die RLZ und die Kanallänge l wird entsprechend redu-<br />
DS<br />
ziert. Bei Erhöhung von V bleibt die Spannung am Kanal unverändert die Sättigungsspan-<br />
DS<br />
nung VDsat<br />
. Wird der Kanal vereinfachend als ohmscher Leiter angesehen, ergibt sich für den<br />
<strong>Dr</strong>ainstrom bei Kanalverkürzung ∆l<br />
: ( ) ) 1 (<br />
β<br />
2<br />
I DS = I Dsat ( 1+<br />
λ ⋅V<br />
DS ) = ⋅ VGS<br />
−VTS<br />
⋅ + λ ⋅V<br />
DS . (4.44)<br />
2<br />
− 1<br />
λ<br />
Abbildung 4.14: Ausgangskennlinie unter der Berücksichtigung der Kanallängenmodulation<br />
In Abbildung 4.14 ist der Verlauf der Ausgangskennlinie in der Sättigung gemäß (4.44) dargestellt.<br />
Extrapoliert man den linearen Bereich der Kennlinie, ergibt sich bei V = − 1<br />
DS der<br />
λ<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 79 -<br />
ITEM<br />
I D<br />
DS<br />
V DS
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
Schnittpunkt mit der VDS -Achse.<br />
λ<br />
1 entspricht damit der Early-Spannung beim bipolaren<br />
Transistor. Der Parameter λ ist offensichtlich von der Kanallänge abhängig, da sich die Ver-<br />
kürzung des Kanals durch die Erweiterung der drainseitigen RLZ bei kurzen Kanälen stärker<br />
auswirkt.<br />
4.6 Kennlinienfelder<br />
Abbildung 4.15 zeigt das Ausgangskennlinienfeld I D = f ( VDS<br />
) eines NMOS-Transistors erzeugt<br />
vom Simulationsprogramm SPICE. Die einzelnen Ausgangskennlinien sind am rechten<br />
Rand durch die zugehörige Gatespannung V GS gekennzeichnet. Die gestrichelte Kurve trennt<br />
den Triodenbereich vom Sättigungsbereich. Im Triodenbereich ist der <strong>Dr</strong>ainstrom nach (4.41)<br />
quadratisch von der <strong>Dr</strong>ainspannung und linear von der Gatespannung abhängig. In der Sättigung<br />
hängt der <strong>Dr</strong>ainstrom nach (4.44) quadratisch von der Gatespannung ab und steigt, aufgrund<br />
der Kanalverkürzung, linear mit der <strong>Dr</strong>ainspannung an. Dieser Effekt entspricht dem<br />
Early-Effekt des bipolaren Transistors.<br />
Triodenbereich<br />
Sättigung<br />
Abbildung 4.15: Ausgangskennlinien eines NMOS-Transistors<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 80 -<br />
ITEM
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
Sättigung<br />
Triodengebiet<br />
Abbildung 4.16: Übertragungskennlinien eines NMOS-Transistors<br />
Abbildung 4.16 zeigt die Übertragungskennlinien I D = f ( VGS<br />
) eines NMOS-Transistors. Die<br />
einzelnen Übertragungskennlinien sind am rechten Rand durch die zugehörige <strong>Dr</strong>ainspannung<br />
VDS<br />
gekennzeichnet. Der quadratische Verlauf zeigt nach (4.42) das Verhalten in der Sättigung,<br />
während sich nach (4.41) im Triodengebiet ein linearer Verlauf ergibt.<br />
4.7 Verarmungstransistoren<br />
Bei den bisher behandelten NMOS-Transistoren wurde von einer positiven Schwellenspannung<br />
ausgegangen. Diese Transistoren benötigen zum Aufbau einer Inversionsschicht eine<br />
positive Gate-Spannung größer als die Schwellenspannung. Sie werden als „Anreicherungstransistoren“<br />
(„Enhancement-Transistoren“) bezeichnet. Als weitere Bezeichnung wird<br />
„selbst-sperrend“ („normally-off“) verwendet, weil Sie ohne außen angelegte Gate-Spannung<br />
nicht leiten.<br />
Die Schwellenspannung der MOS-Transistoren kann durch Ionenimplantation im Kanalbereich<br />
relativ beliebig eingestellt werden. Werden Donatoren eingebracht, kann die Schwellenspannung<br />
negativ werden. Es entstehen „selbst-leitende“ („normally-on“) Transistoren, weil<br />
sie ohne äußere Gate-Spannung (Kurzschluß zwischen Source und Gate) einen leitenden Kanal<br />
besitzen. Sie werden als „Verarmungstransistoren“ („Depletion-Transistoren“) bezeichnet,<br />
da im NMOS-Fall der Kanal durch Anlegen einer negativen Gatespannung an Trägern verarmt.<br />
Depletion-Transistoren werden in der NMOS-Technik mit kurzgeschlossenem Gate als<br />
Lastwiderstände („Depletion-Load“) verwendet.<br />
Grundsätzlich werden Verarmungstransistoren entsprechend wie Anreicherungstransistoren<br />
modelliert (4.37-4.42, 4.44). Dabei wird lediglich die Schwellenspannung V T 0 negativ. Auf<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 81 -<br />
ITEM
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
die notwendige Modifikation des Modells bei tief eindringender Dotierung mit Donatoren<br />
(vergrabener Kanal) soll hier nicht näher eingegangen werden.<br />
4.8 P-Kanal-Transistoren<br />
Bei P-Kanal-Transistoren sind die Vorzeichen der Dotierungen invertiert (s. Abbildung 4.2).<br />
In Kapitel 4.13 wird erläutert, wie auf einem einheitlichen Substrat sowohl NMOS- als auch<br />
PMOS-Transistoren in CMOS-Technik realisiert werden. Für PMOS-Transistoren ergeben<br />
sich identische Modellgleichungen (4.37-4.42, 4.44) wie für NMOS-Transistoren, wenn die<br />
Vorzeichen aller elektrischen Größen (Spannungen, Ströme, Ladungen) invertiert werden.<br />
Damit gilt<br />
I = −I<br />
−V<br />
, −V<br />
, −V<br />
, −V<br />
) (4.45)<br />
D,<br />
PMOS<br />
D,<br />
NMOS ( GS , PMOS DS , PMOS SB,<br />
PMOS TS , PMOS<br />
mit V = V − γ ⋅ ( −V<br />
+ 2 ⋅φ<br />
− 2 ⋅φ<br />
)<br />
TS , PMOS<br />
4.9 Nichtideale Effekte<br />
T 0,<br />
PMOS<br />
SB,<br />
PMOS<br />
4.9.1 Kurzkanaleffekt<br />
Unter den Kanalenden wird die Depletion-Ladung teilweise durch die RLZ der Source- und<br />
<strong>Dr</strong>ainübergänge gebildet (vgl. Abbildung 4.12). Dieser Teil der Depletionladung, wird nicht<br />
von der Gate-Spannung beeinflußt und hat demnach keinen Einfluß auf die Schwellenspannung.<br />
Die Schwellenspannung V T 0 wird damit entsprechend reduziert. Mit Abnahme der Kanallänge<br />
wird der Anteil der nicht vom Gate beeinflußten Depletionladung relativ größer, so<br />
daß die Schwellenspannung stärker abnimmt. Der Substratfaktor γ nimmt ebenso mit abnehmender<br />
Länge ab, weil der Einfluß der Substratspannung auf die Depletionladung, die die<br />
Schwellenspannung bestimmt, abnimmt. Die Abhängigkeit der Schwellenspannung von der<br />
Kanallänge zeigt beispielhaft Abbildung 4.17. In der Regel werden zur Berücksichtigung des<br />
Kurzkanaleffekts einfache heuristische Modelle der folgenden Form verwendet:<br />
⎛1 1 ⎞<br />
= ( l0<br />
) + ⎜ − ⎟ ⋅ l T<br />
(4.46a)<br />
⎝ ⎠<br />
V T 0 ( l)<br />
VT<br />
0 ⎜ α ,<br />
l l ⎟<br />
0<br />
=<br />
⎛1 1 ⎞<br />
−<br />
(4.46b)<br />
⎝ ⎠<br />
() l γ ( l0<br />
) + ⎜ ⎟ ⋅α<br />
l γ<br />
γ ⎜<br />
,<br />
l l ⎟<br />
0<br />
0,8<br />
0,2<br />
V T0 [V]<br />
0,5 1 2<br />
F<br />
F<br />
l [µm]<br />
Abbildung 4.17: Schwellenspannung in Abhängigkeit von der Kanallänge l<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 82 -<br />
ITEM<br />
.
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
4.9.2 Effekt schmaler Kanäle<br />
Abbildung 4.18 zeigt einen Querschnitt eines MOS-Transistors in Richtung der Kanalweite.<br />
Der Stromfluß ist demnach senkrecht zur Bildebene. Entgegen der eindimensionalen Theorie<br />
weitet die Depletion-Ladung sich auch lateral unter das Feldoxid aus. Diese zusätzliche Depletionladung<br />
erhöht die Schwellenspannung (s. Abbildung 4.19). Der Anteil der zusätzlichen<br />
Ladung wird relativ größer, wenn die Weite des Kanals abnimmt. Ein entsprechendes Verhalten<br />
zeigt der Substratfaktor. Wie für den Kurzkanaleffekt lassen sich heuristische Modelle<br />
entsprechend (4.45, 4.46) angeben.<br />
Abbildung 4.18: Zum Effekt schmaler Kanäle<br />
0,2<br />
0,1<br />
∆V T0 [V]<br />
Gate<br />
w<br />
1 2 3<br />
W [µm]<br />
Abbildung 4.19: Variation Schwellenspannung in Abhängigkeit von der Kanalweite<br />
4.9.3 Beweglichkeitsreduktion<br />
Wegen der zusätzlichen Kristallfehler wird die Beweglichkeit der Ladungsträger an der Oberfläche<br />
zum Gateoxid reduziert. Die Beweglichkeitsreduktion wird stärker, wenn die Ladungsträger<br />
aufgrund einer hohen Gatespannung und daraus resultierender hoher vertikaler Feldstärke<br />
zur Oberfläche hingezogen werden. Eine einfache Beschreibung dieses Effekts liefert<br />
folgendes Modell für die Beweglichkeit:<br />
µ n0<br />
µ n =<br />
. (4.47)<br />
+ Θ ⋅(<br />
V −V<br />
)<br />
1 1<br />
GS<br />
To<br />
4<br />
Für hohe <strong>Dr</strong>iftfeldstärken ( > 10 v cm ) wird die <strong>Dr</strong>iftgeschwindigkeit der Elektronen begrenzt<br />
(Geschwindigkeitssättigung). Die maximale Geschwindigkeit von Elektronen im<br />
7<br />
Bulkmaterial beträgt etwa v ≈10<br />
cm s . Ein einfaches heuristisches Modell für die Ge-<br />
n,<br />
max<br />
schwindigkeitssättigung ergibt sich mit<br />
µ<br />
n0<br />
µ n =<br />
. (4.48)<br />
1+<br />
Θ2<br />
⋅ VDx<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 83 -<br />
ITEM
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
Dabei gilt<br />
V<br />
Dx<br />
⎧V<br />
= ⎨<br />
⎩V<br />
DS<br />
Dsat<br />
fürV<br />
fürV<br />
DS<br />
DS<br />
≤ V<br />
> V<br />
Dsat<br />
Dsat<br />
Beide Effekte werden häufig zusammengefaßt mit<br />
GS<br />
T 0<br />
⎫<br />
⎬ . (4.48a)<br />
⎭<br />
β 0<br />
β =<br />
. (4.49)<br />
1+<br />
Θ ⋅(<br />
V −V<br />
) + Θ ⋅ V<br />
1<br />
2<br />
Dx<br />
4.9.4 Temperatureffekte<br />
Das Verhalten von MOS-Transistoren wird wesentlich von der Temperatur beeinflußt. Ein<br />
Grund hierfür ist die Temperaturabhängigkeit der effektiven Beweglichkeit µ . Es wird oftmals<br />
die folgende Näherung verwendet:<br />
T<br />
µ ( T) = µ ( T ) ⋅<br />
T<br />
⎛ ⎞<br />
0 ⎜ ⎟<br />
⎝ ⎠<br />
0<br />
−α<br />
mit T0: Raumtemperatur (300 K), T: Temperatur in K,<br />
α ≈<br />
1<br />
, 5..<br />
2.<br />
(4.50)<br />
Eine Temperaturerhöhung um 100 �<br />
C bewirkt somit eine Verringerung der Beweglichkeit und<br />
damit auch des <strong>Dr</strong>ainstroms um etwa 40%.<br />
Die Schwellenspannung weist ebenfalls eine Temperaturabhängigkeit auf:<br />
( ) = T 0 ( 0 ) ( 0 ) T<br />
V T V T + T −T<br />
⋅α<br />
, (4.51)<br />
α<br />
α<br />
T 0<br />
Tn<br />
Tp<br />
≈ −1...<br />
− 3mV<br />
/ K<br />
≈ + 1 ... + 3mV<br />
/ K<br />
für NMOS Si-Gate-Transistoren,<br />
für PMOS Si-Gate-Transistoren.<br />
Beim NMOS-Transistor nimmt demnach mit steigender Temperatur der <strong>Dr</strong>ainstrom wegen<br />
der Abnahme der Beweglichkeit zu und gleichzeitig, wegen der Abnahme der Schwellenspannung,<br />
zu. Bei niedrigen Gatespannungen dominiert die Schwellenspannung, der <strong>Dr</strong>ainstrom<br />
nimmt also zu. Bei hohen Gatespannungen dominiert die Beweglichkeit, der <strong>Dr</strong>ainstrom<br />
nimmt damit ab. Bei mittleren Gatespannungen kompensieren sich beide Effekte.<br />
4.9.5 Schwache Inversion<br />
Nach der bisherigen Theorie verschwindet der <strong>Dr</strong>ainstrom des NMOS-Transistors, wenn die<br />
Gatespannung kleiner oder gleich der Schwellenspannung ist. Tatsächlich wird entsprechend<br />
Abbildung 4.20 ein geringer Strom gemessen, der in der schwachen Inversion der Si-<br />
Oberfläche unterhalb des Gates begründet ist und der als Subthreshold-Strom bezeichnet<br />
wird.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 84 -<br />
ITEM
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
I D<br />
Abbildung 4.20: Subthreshold-Strom<br />
V T0<br />
Bei kleiner <strong>Dr</strong>ain-Source-Spannung kann unter der Annahme, daß das Oberflächenpotential<br />
nahezu der Bedingung starker Inversion genügt ( ΨS ≈ 2⋅<br />
Φ F ) die Poisson-Gleichung unterhalb<br />
des Gates eindimensional gelöst werden. Es ergibt sich folgende Beziehung für die ortsabhängige<br />
Inversionsladung im Kanal, in gewisser Entsprechung zu (4.29):<br />
1 2⋅εSi<br />
⋅q⋅NAVG−VTS −VK(<br />
x)<br />
Q' n( x) =− vT<br />
⋅ ⋅exp(<br />
)<br />
(4.52)<br />
2 2⋅Φ<br />
ξ ⋅v<br />
F T<br />
1 2⋅<br />
ε Si ⋅q<br />
⋅ N A<br />
mit ξ = 1+<br />
⋅<br />
. (4.52a)<br />
2C'<br />
2⋅<br />
Φ<br />
ox<br />
F<br />
Wegen der niedrigen Trägerdichte bei schwacher Inversion überwiegt der Diffusionsstrom<br />
den <strong>Dr</strong>iftstrom, da letzterer proportional der Trägerdichte ist. Da der Kanalstrom wegen der<br />
vernachlässigten Rekombination divergenzfrei ist, ist der Dichtegradient der Inversionsladung<br />
im Kanal konstant und es gilt:<br />
dQ'<br />
dx<br />
n<br />
Q'<br />
=<br />
n<br />
( V<br />
K<br />
= VS<br />
) − Q'n<br />
( V<br />
l<br />
K<br />
= V<br />
D<br />
) Q'<br />
=<br />
n<br />
V GS<br />
( V ⎡ ⎛ ⎞⎤<br />
K = VS<br />
) VDS<br />
⎢1−<br />
exp ⎜<br />
⎜−<br />
⎟<br />
⎟⎥<br />
. (4.53)<br />
l ⎣ ⎝ ξ ⋅vT<br />
⎠⎦<br />
Aus (4.53) erhält man den Diffusionsstrom, wenn der Diffusionskoeffizient mit der Einsteinrelation<br />
durch die Beweglichkeit µ n ersetzt wird. Damit folgt für den <strong>Dr</strong>ainstrom in schwacher<br />
Inversion (Subthreshold-Strom):<br />
I<br />
D<br />
2<br />
w v<br />
⎡ ⎛ ⎞⎤<br />
T 2⋅<br />
ε Si ⋅q<br />
⋅ N A VGS<br />
−VTS<br />
VDS<br />
= ⋅<br />
⋅<br />
⋅ ⎢ − ⎜<br />
⎜−<br />
⎟<br />
, ST kn<br />
exp( ) 1 exp ⎥ . (4.54)<br />
l 2C'ox<br />
2⋅<br />
Φ F ξ ⋅vT<br />
⎣ ⎝ ξ ⋅vT<br />
⎠⎦<br />
1 2⋅<br />
ε Si ⋅q<br />
⋅ N A<br />
mit ξ = 1+<br />
⋅<br />
. (4.54a)<br />
2C'<br />
2⋅<br />
Φ<br />
ox<br />
F<br />
Der Faktor ξ liegt größenordnungsmäßig zwischen 1 und 2, so daß der Subthreshold-Strom<br />
für VDS > 100mV unabhängig von V DS wird. Die exponentielle Abhängigkeit des Subthreshold-Stroms<br />
von der Gate-Source-Spannung zeigt Abbildung 4.21 für unterschiedliche Substratspannungen.<br />
Etwa 60 mV Änderung der Gate-Source-Spannung ergibt eine Änderung des<br />
Subthreshold-Stroms um eine Größenordnung. Beim Entwurf digitaler Schaltungen muß be-<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 85 -<br />
ITEM
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
rücksichtigt werden, daß aufgrund des Subthreshold-Stroms im Aus-Zustand nicht unzulässig<br />
hohe Leckströme entstehen.<br />
10 -5<br />
10 -6<br />
10 -7<br />
10 -8<br />
10 -9<br />
10 -10<br />
Abbildung 4.21: Subthreshold-Strom<br />
I D,ST/A<br />
0 1 3<br />
1 2 3<br />
V SB/V<br />
V GS/V<br />
4.9.6 MOSFET-Abbruch<br />
Durchbruch des Gate-Oxids: Bei Überschreiten der Durchbruchfeldstärke des Gate-Oxids<br />
6<br />
von etwa 6 ⋅10<br />
V/cm wird das Gateoxid und damit der Transistor bleibend geschädigt. Wegen<br />
möglicher Defekte im Oxid, die die Durchbruchfeldstärke reduzieren, wird mit einem<br />
6<br />
Sicherheitsfaktor von etwa 3 gerechnet, so daß 2 ⋅10<br />
V/cm zulässig sind. Dies ergibt bei einem<br />
Gateoxid von 50 nm Dicke eine zulässige Gatespannung von 10 V.<br />
Avalanche-Abbruch: Bei hoher <strong>Dr</strong>ain-Source-Spannung kann es zur Avalanche-Generation<br />
in der Raumladungszone am <strong>Dr</strong>ain kommen. Die dabei entstehenden und in das Substrat injizierten<br />
Löcher können das Potential des Substrats in der Nähe des Source-Übergangs so anheben,<br />
daß der Source-Übergang Elektronen in das Substrat injiziert. Die Wirkung des lateralen<br />
npn-Transistors, der durch die beiden benachbarten n-Gebiete von Source und <strong>Dr</strong>ain gebildet<br />
wird, kann den Abbruch-Effekt zusätzlich verstärken.<br />
Punch-Through: Bei kurzen Transistoren ( < 1µ<br />
m ) weitet sich die RLZ des <strong>Dr</strong>ain-Übergangs<br />
bei hohen <strong>Dr</strong>ain-Source-Spannungen über die gesamte Kanallänge aus. Bei Berührung mit der<br />
RLZ des Source-Übergangs wird die Barriere zwischen Source und <strong>Dr</strong>ain vollständig abgebaut,<br />
und es treten sehr hohe Ströme zwischen <strong>Dr</strong>ain und Source auf.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 86 -<br />
ITEM
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
4.10 Dynamisches Großsignalmodell des MOS-Transistors<br />
Das Großsignalmodell wird der Übersichtlichkeit halber im folgenden hierarchisch aufgebaut.<br />
Das Gate-Kanal-Modell beschreibt die eigentliche Transistorfunktion der Bildung und<br />
Steuerung des Kanalstroms und der damit verbundenen Ladungen bzw. Kapazitäten. Das Gatemodell<br />
wird in ein äußeres Modell eingebettet, das die parasitäre Wirkung der Source- und<br />
<strong>Dr</strong>aingebiete beschreibt. Im äußeren Modell (s. Abbildung 4.22) sind folgende Effekte berücksichtigt:<br />
CGSO, CGDO<br />
CSSA , CDSA<br />
CSSL , CDSL<br />
DS, DD<br />
RS, RD<br />
Überlappkapazitäten zwischen Gate und Source- bzw. <strong>Dr</strong>aingebiet<br />
Sperrschichtkapazität pro Bodenfläche von Source- und <strong>Dr</strong>aingebiet<br />
Sperrschichtkapazität pro Länge des Umfangs von Source und <strong>Dr</strong>ain<br />
pn-Übergang von Source und <strong>Dr</strong>ain (Sperrströme)<br />
Bahnwiderstand von Source und <strong>Dr</strong>ain<br />
Die Sperrschichtkapazitäten von Source und <strong>Dr</strong>ain werden in einen Boden- und einen<br />
Umfanganteil aufgeteilt. Hierdurch werden die unterschiedlichen Kapazitätswerte, die durch<br />
die inhomogene Dotierung verursacht sind, berücksichtigt.<br />
D S<br />
C SSL<br />
R S<br />
S<br />
C GSO<br />
S'<br />
G<br />
B<br />
CGDO<br />
C SSA C DSA<br />
Abbildung 4.22: Äußeres Modell mit parasitären Effekten<br />
Gate-Kanal-Modell<br />
Das Gate-Kanal-Modell (Abbildung 4.23) beschreibt den <strong>Dr</strong>ainstrom gemäß der quasistationären<br />
Theorie aus Gleichung (4.37) und folgende. Gate-, Kanal- und Depletionladungen sind<br />
arbeitspunktabhängig und werden als spannungsabhängige Kapazitäten beschrieben.<br />
Abbildung 4.24 zeigt qualitativ die Abhängigkeit der Kapazitäten von der Gate-Source-<br />
Spannung für konstante <strong>Dr</strong>ain-Source-Spannung. Für VGS < VFB ist der Transistor gesperrt<br />
und im Anreicherungszustand. In diesem Fall ist lediglich die Gate-Bulk-Kapazität CGB = Cox<br />
wirksam. Im Sättigungsbereich (0 < VGS - VT0 < VDS) ist eine Inversionsschicht vorhanden,<br />
die mit Source leitend verbunden ist. Es sind nun die Kapazitäten CGS und CSB wirksam. Im<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 87 -<br />
ITEM<br />
D'<br />
D<br />
R D<br />
C DSL<br />
D D
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
Triodenbereich ist der Kanal auch mit <strong>Dr</strong>ain leitend verbunden. Somit treten die zusätzlichen<br />
Kapazitäten CGD und CDB auf.<br />
S'<br />
C GS<br />
C SB<br />
C GB<br />
Abbildung 4.23: Das Gate-Kanal-Modell<br />
C OX<br />
C<br />
C GB<br />
G<br />
I D(V GS',V DS',V SB')<br />
B<br />
C DB<br />
C GD<br />
S D S D S D<br />
C C SB<br />
SB CDB Akkumulation<br />
V FB<br />
Sperrbereich Sättigungsbereich Triodenbereich<br />
Verarmung<br />
C GB<br />
Inversion<br />
V TS<br />
C GS<br />
C SB<br />
C GS<br />
C GS<br />
V TS + V DS<br />
Abbildung 4.24: Spannungsabhängigkeiten der Kapazitäten des Gate-Kanal-Modells<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 88 -<br />
ITEM<br />
C GD<br />
D'<br />
C DB<br />
CGD<br />
V GS
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
4.11 Kleinsignal-Ersatzschaltbild des MOS-Transistors<br />
Für hinreichend niedrige Frequenzen ergibt sich das Kleinsignalmodell des MOS-Transistors<br />
aus der Reihenentwicklung des stationären <strong>Dr</strong>ainstroms nach dem Gate-Kanalmodell. Die<br />
Vorgehensweise ist entsprechend wie beim Kleinsignalmodell des Bipolartransistors in Kapitel<br />
3.8.<br />
mit<br />
i = g ⋅v<br />
+ g ⋅v<br />
+ g ⋅V<br />
D<br />
g<br />
g<br />
g<br />
m<br />
mB<br />
DS<br />
m<br />
GS<br />
mB<br />
BS<br />
DS<br />
DS<br />
, (4.55)<br />
∂I<br />
D<br />
= ( )' , Übertragungsleitwert (Steilheit), (4.55a)<br />
∂V<br />
GS<br />
∂I<br />
D ∂I<br />
D<br />
= ( )'=<br />
−(<br />
)' , Substratsteilheit, (4.55b)<br />
∂V<br />
∂V<br />
BS<br />
SB<br />
∂I<br />
D<br />
= ( )',<br />
Ausgangsleitwert. (4.55c)<br />
∂V<br />
DS<br />
Soll das Kleinsignalmodell für höhere Frequenzen gültig sein, werden Sperrschichtkapazitäten,<br />
parasitäre Kapazitäten, Gatekapazitäten und Bahnwiderstände des äußeren Modells und<br />
des Gate-Kanalmodells hinzugefügt. Die nichtlinearen Kapazitäten werden dabei jeweils<br />
durch ihren Wert im Arbeitspunkt ersetzt. Abbildung 4.25 zeigt das vollständige Kleinsignalmodell<br />
des MOS-Transistors. Zur Vereinfachung sind in der Abbildung parallelgeschaltete<br />
Kapazitäten zusammengefaßt.<br />
Für Kleinsignalanwendungen wird der MOS-Transistor in der Regel im Sättigungsbereich<br />
betrieben. Es soll daher lediglich das Kleinsignalmodell im Sättigungsbereich untersucht werden.<br />
Unter Berücksichtigung der Kanallängenmodulation ergibt sich der <strong>Dr</strong>ainstrom gemäß<br />
Gleichung 4.44 zu<br />
β<br />
I DS = ⋅ GS TS λ ⋅<br />
2<br />
2 ( V −V<br />
) ⋅ ( 1+<br />
V )<br />
Daraus folgt für die Kleinsignalparameter:<br />
DS<br />
∂I<br />
( (4.56)<br />
( VGS<br />
−VTS<br />
) ( 1+<br />
λ ⋅VDS<br />
) ≈ β ( VGS<br />
−VTS<br />
) = I D<br />
D<br />
g m = )'=<br />
β 2β<br />
⋅<br />
∂VGS<br />
∂I<br />
∂I<br />
∂V<br />
γ<br />
= ( )'=<br />
( )'⋅(<br />
)'<br />
χ (4.57)<br />
.<br />
( VGS<br />
−VTS<br />
) = g m<br />
D<br />
D TS<br />
g mB<br />
≈ β<br />
⋅<br />
∂VBS<br />
∂VTS<br />
∂VBS<br />
2 ⋅ VSB<br />
+ 2Φ<br />
F<br />
DS<br />
D<br />
mit<br />
χ =<br />
2 ⋅<br />
γ<br />
V + 2Φ<br />
SB<br />
g = λ ⋅ I<br />
(4.58)<br />
Gleichung 4.57 zeigt, daß das Bulk-Potential ebenso wie das Gate-Potential den <strong>Dr</strong>ain-Strom<br />
steuert, wobei der Faktor χ im Bereich größenordnungsmäßig um 0,1 liegt. Bei integrierten<br />
Schaltungen kann die Ansteuerung über den Bulk-Kontakt, der auch als Back-Gate bezeichnet<br />
wird, wegen des gemeinsamen Bulk-Kontakts aller Transistoren nicht genutzt werden. In<br />
der Regel liegt Bulk auf einem festen Potential. Liegt Source ebenfalls auf festem Potential,<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 89 -<br />
ITEM<br />
F
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
ist g unwirksam. Ist das Source-Potential jedoch wie z.B. beim Sourcefolger variabel, kann<br />
g mB<br />
mB<br />
nicht vernachlässigt werden.<br />
G<br />
v' GS<br />
C GD<br />
C GS<br />
g mv' GS<br />
D<br />
S<br />
r D<br />
g mbv' BS<br />
Abbildung 4.25: Kleinsignal-Ersatzschaltbild des MOS-Transistors<br />
4.12 Frequenzverhalten des MOS-Transistors<br />
Zunächst soll die Transitzeit untersucht werden, das ist die Zeit, die ein Ladungspaket für die<br />
Strecke von <strong>Dr</strong>ain nach Source im Kanal benötigt. Dies entspricht der Signallaufzeit im Kanal.<br />
Unter der Annahme, daß sich die Ladungsträger im Kanal mit der maximalen <strong>Dr</strong>iftge-<br />
7<br />
schwindigkeit ≈ 10 cm s bewegen, ergibt sich für die Transitzeit eines Transistors mit<br />
v sat<br />
einer Kanallänge l = 1µ<br />
m : τ t = l vsat<br />
≈ 10 ps . Dies entspricht einer maximalen Signalfrequenz<br />
von etwa 100 GHz, einem Wert, der erheblich über den gemessenen Grenzfrequenzen<br />
liegt. Offensichtlich hat die Transitzeit keinen Einfluß auf das Frequenzverhalten. Dieses wird<br />
vielmehr durch die Ladezeit der Kapazitäten bestimmt.<br />
Entsprechend wie beim Bipolartransistor (vgl. Kap. 3.6.2) wird die Transitfrequenz als die<br />
Frequenz bestimmt, bei der die Kurzschlußstromverstärkung betragsmäßig zu 1 wird.<br />
Abbildung 4.26 zeigt das aus Abbildung 4.25 abgeleitete Kleinsignalersatzschaltbild. Dabei<br />
wurden die Bahnwiderstände und die Substratkapazitäten vernachlässigt. Der Ausgangsleitwert<br />
g DS ist wegen des Kurzschlusses unwirksam. Eingangs- und Kurzschlußstrom ergeben<br />
sich damit zu<br />
I = jω<br />
( C + C ) ⋅V<br />
,<br />
i<br />
GS<br />
I = g ⋅V<br />
.<br />
k<br />
m<br />
Die Bedingung für die Transitfrequenz lautet<br />
GS<br />
GD<br />
GS<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 90 -<br />
ITEM<br />
r S<br />
g DS<br />
C DB<br />
C SB<br />
v' BS<br />
B
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
I<br />
I<br />
k<br />
i<br />
=<br />
j2π<br />
⋅ f<br />
T<br />
g<br />
m<br />
⋅ ( C<br />
⋅V<br />
GS<br />
GS<br />
+ C<br />
Damit ergibt sich die Transitfrequenz zu<br />
f<br />
T<br />
G<br />
GD<br />
) ⋅V<br />
GS<br />
= 1<br />
g m<br />
= . (4.59)<br />
2π ⋅ ( CGS<br />
+ CGD<br />
)<br />
V GS<br />
I i<br />
C GD<br />
C GS gmV GS<br />
Abbildung 4.26: Kleinsignalersatzschaltbild zur Bestimmung der Transitfrequenz<br />
In der Regel kann die Gate-<strong>Dr</strong>ain-Kapazität gegenüber der Gate-Source-Kapazität vernachlässigt<br />
werden. Wird die Gate-Source-Kapazität mit der Oxidkapazität abgeschätzt<br />
CGS ox<br />
≈ C '⋅w<br />
⋅l<br />
ergibt sich mit (4.56) und mit (4.40)<br />
f<br />
T<br />
β ⋅ ( VGS<br />
−VTS<br />
) µ n ⋅ ( VGS<br />
−V<br />
≈<br />
=<br />
2<br />
2π<br />
⋅C<br />
'⋅w<br />
⋅l<br />
2π<br />
⋅l<br />
ox<br />
TS<br />
I k<br />
(4.60)<br />
)<br />
. (4.61)<br />
Die Transitfrequenz ist demnach umgekehrt proportional zum Quadrat der Kanallänge. Für<br />
hochfrequente Anwendungen sollten daher minimal kurze Transistoren verwendet werden.<br />
2<br />
Bei einer mittleren Elektronenbeweglichkeit µ ≈ 400cm<br />
Vs ergibt sich für einen Transistor<br />
n<br />
der Gatelänge l = 2µ<br />
m bei einer effektiven Gatespannung V − = 1V<br />
eine abgeschätzte<br />
Transitfrequenz fT ≈ 1,<br />
6GHz<br />
. Dieser Wert liegt um Größenordnungen unter dem Wert der<br />
Grenzfrequenz, die aus der Transitzeit abgeleitet wurde.<br />
4.13 CMOS-Technologie<br />
Historisch gesehen wurden digitale MOS-Schaltungen zunächst in PMOS-Schaltungstechnik<br />
realisiert. Der Grund lag darin, daß mit Aluminium-Gates keine positiven Schwellenspannungen<br />
realisiert werden konnten. Mit der möglichen Realisierung von Poly-Silizium-Gates wurde<br />
dieser Nachteil behoben. Die PMOS-Schaltungstechnik wurde, wegen der höheren<br />
Grenzfrequenz von NMOS-Transistoren, durch die NMOS-Schaltungstechnik abgelöst. Heute<br />
hat sich, wegen ihrer inhärenten Vorteile (geringe Verlustleistung, hoher Störabstand, etc.),<br />
die CMOS-Schaltungstechnik weitgehend durchgesetzt. Der überwiegende Marktanteil<br />
digitaler Schaltungen wird in CMOS-Technik angeboten. CMOS steht dabei für<br />
„Complementary MOS“, ein Hinweis darauf, daß beide Polaritäten der MOS-Transistoren<br />
eingesetzt werden.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 91 -<br />
ITEM<br />
GS<br />
V TS
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
Geht man, wie im Fall der NMOS-Technik, von einem p-dotierten Substrat aus, so erfordert<br />
die Realisierung von PMOS-Transistoren n-dotierte Gebiete (n-Wannen), die mit einer zusätzlichen<br />
Wannen-Diffusion eingebracht werden. Abbildung 4.27 zeigt symbolisch im Querschnitt<br />
die n-Wannen-Realisierung einer CMOS-Schaltung. Das p-Substrat ist über eine p + -<br />
Diffusion mit dem niedrigsten Potential der Schaltung (VSS) verbunden und liefert damit ein<br />
festes Bulk-Potential für die NMOS-Transistoren. Die n-Wanne ist über eine n + -Diffusion mit<br />
dem höchsten Potential der Schaltung (VDD), als festes Bulk-Potential für die PMOS-<br />
Transistoren der Wanne, verbunden.<br />
V DD<br />
S<br />
����������������������<br />
����������������������<br />
����������������������<br />
����������������������<br />
V I<br />
V O<br />
G G<br />
D D S<br />
���������������������<br />
���������������������<br />
���������������������<br />
n+ p+ p+ n+ n+ p+<br />
PMOS-Transistor<br />
n-Wanne<br />
p-Substrat<br />
���������������������<br />
NMOS-Transistor<br />
Abbildung 4.27: n-Wannen-Realisierung einer CMOS-Schaltung<br />
Die n-Wannen-Realisierung hat den Nachteil, daß die Beweglichkeit der Löcher im Kanal der<br />
PMOS-Transistoren durch die zusätzliche Wannen-Dotierung verringert wird. Wegen der<br />
gegenüber den Elektronen niedrigeren Beweglichkeit der Löcher, wird das Ungleichgewicht<br />
der Schaltgeschwindigkeit zwischen NMOS- und PMOS-Transistoren hierdurch zusätzlich<br />
vergrößert. Günstiger ist in dieser Hinsicht die p-Wannen-Realisierung, wie sie in Abbildung<br />
4.28 dargestellt ist. Es gibt eine Vielzahl weiterer Realisierungen von CMOS-Schaltungen.<br />
Beispiele hierfür sind u.a.:<br />
- Doppelwannen-Prozeß, bei dem sowohl p- als auch n-Wannen realisiert werden,<br />
- Dielektrische Isolierung der Wannen durch oxidgefüllte Gräben, Trench-Isolation,<br />
- Getrennte p- und n-dotierte Gebiete auf isolierendem Substrat, SOI: Silicon on Insulator),<br />
etc.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 92 -<br />
ITEM<br />
V SS
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
V SS<br />
S<br />
V I<br />
V O<br />
G G<br />
D D S<br />
����������������������<br />
���������������������� ���������������������<br />
���������������������<br />
���������������������<br />
����������������������<br />
p+ n+ n+ p+<br />
p+<br />
NMOS-Transistor<br />
p-Wanne<br />
n-Substrat<br />
PMOS-Transistor<br />
Abbildung 4.28: p-Wannen-Realisierung einer CMOS-Schaltung<br />
4.13.1 Latch-Up-Effekt<br />
Ein grundsätzliches Problem der CMOS-Technik war der sogenannte „Latch-Up-Effekt“, der<br />
heute weitgehend durch Schutzmaßnahmen beherrscht wird. Abbildung 4.29 zeigt am Beispiel<br />
eines p-Wannen-Prozeß, daß an den Wannengrenzen parasitäre Bipolartransistoren entstehen,<br />
die zu einer Vierschichtstruktur (Thyristorstruktur) verschaltet sind. In der p-Wanne<br />
entsteht ein vertikaler npn-Transistor. Der Emitter wird durch eine Source- oder <strong>Dr</strong>aindiffusion<br />
gebildet. Die Wanne bildet die Basis, die über den Bahnwiderstand Rw mit dem Substratanschluß<br />
der Wanne, d.h. mit VDD verbunden ist. Der Kollektor wird duch das Substrat gebildet,<br />
das gleichzeitig Basis des pnp-Transistors ist. Am Wannenrand bildet sich im Substrat ein<br />
lateraler pnp-Transistor. Der Emitter wird hierbei von einer Source- oder <strong>Dr</strong>aindiffusion gebildet.<br />
Die Basis ist über den Bahnwiderstand RS mit dem Substratkontakt, d.h. mit VSS verbunden.<br />
Der Kollektor wird durch die p-Wanne gebildet, die gleichzeitig die Basis des npn-<br />
Transistors darstellt. Abbildung 4.30 zeigt schematisch die Verschaltung der beiden parasitären<br />
Transistoren zu einer Thyristorstruktur.<br />
Im normalen Betriebszustand sind beide Transistoren gesperrt. Durch dynamische Vorgänge<br />
können Spannungsabfälle an den Bahnwiderständen entstehen, die dazu führen, daß die Basis-Emitterstrecke<br />
des jeweiligen Transistors leitfähig wird. Der Kollektorstrom dieses Transistors<br />
steuert die Basis des anderen Transistors an, der wiederum die Basisansteuerung des<br />
ersten Transistors erhöht. Erfüllt das Produkt der Stromverstärkungen der beiden Transistoren<br />
die Bedingung β npn ⋅ β pnp > 1 tritt Mittkopplung ein. Der Thyristor schaltet ein und hält sich<br />
selbst. Es fließt ein Kurzschlußstrom zwischen VDD<br />
und VSS der zu einer Fehlfunktion der<br />
Schaltung oder zur thermischen Zerstörung der Schaltung führen kann. Der Latch-Up-Effekt<br />
kann beispielsweise ausgelöst werden durch hohe Verschiebungsströme, bewirkt durch<br />
schnelle Spannungsänderungen an Signalknoten, Injektion von Ladungsträgern durch Überschreiten<br />
der Betriebsspannung an Eingangsknoten, Ladungsträgergeneration durch Strahlung,<br />
u.a.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 93 -<br />
ITEM<br />
n+<br />
V DD
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
Abbildung 4.29: Latch-Up-Effekt<br />
RS<br />
Substrate<br />
n-Source<br />
VDD<br />
T 2<br />
V SS<br />
T 1<br />
p-Source<br />
p-Well<br />
Abbildung 4.30: Schematische Darstellung des parasitären Thyristors<br />
Die Maßnahmen zur Vermeidung des Latch-Up-Effekts bestehen in einer Reduzierung der<br />
Bahnwiderstände und der Stromverstärkungen der Transistoren. Letzteres wird ideal erreicht,<br />
wenn die Wannenränder dielektrisch isoliert werden (Trench-Isolation oder SOI). Eine Reduktion<br />
der Stromverstärkungen wird erreicht, wenn die Transistoren hinreichend weit entfernt<br />
von den Wannenrändern plaziert werden. Durch p + -Schutzringe um die Transistoren in<br />
der p-Wanne wird die Injektion von Elektronen zum n-Substrat oder zur n-Wanne reduziert,<br />
womit die Stromverstärkung der parasitären npn-Transistoren reduziert wird. Zusätzlich wird<br />
der Bahnwiderstand der Wanne reduziert, wenn der Schutzring häufig mit der Versorgungsleitung<br />
VSS kontaktiert wird. Abbildung 4.31 zeigt einen Schutzring um einen symbolisch<br />
dargestellten NMOS-Transistor. Entsprechende komplementäre Schutzringe können um die<br />
PMOS-Transistoren angeordnet werden. Alle derartigen Maßnahmen erhöhen den Flächenaufwand<br />
oder machen eine komplexere Herstellungstechnologie erforderlich. Heutige CMOS-<br />
Schaltungen sind durch derartige Maßnahmen weitgehend gegen den Latch-up-Effekt gesichert.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 94 -<br />
ITEM<br />
R W
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
p +<br />
p-Wanne<br />
Poly<br />
n + n +<br />
n-Substrat<br />
Abbildung 4.31: Schutzring zur Vermeidung des Latch-up-Effektes<br />
4.13.2 Bipolartransistoren in CMOS<br />
Bei der Betrachtung des Latch-Up-Effekts wurden parasitäre bipolare Transistoren festgestellt,<br />
die natürlich gezielt eingesetzt werden können. Bei einem n-Substrat bildet die p-<br />
Wanne die Basis eines npn-Transistors, dessen Emitter von einer Source- oder <strong>Dr</strong>aindiffusion<br />
gebildet wird. Entsprechend ergeben sich pnp-Transistoren bei n-Wannen in einem p-<br />
Substrat. Alle so realisierten Transistoren haben einen gemeinsamen Kollektor, der vom Substrat<br />
gebildet wird. Die Stromverstärkung dieser Transistoren ist wegen der großen Basisweite<br />
begrenzt. Sie können jedoch effizient für Band-Gap-Referenzschaltungen oder für Ausgangsstufen<br />
höherer Leistung genutzt werden.<br />
4.14 BiCMOS-Technologie<br />
CMOS-Schaltungen sind sehr kompakt, bieten jedoch, verglichen mit bipolaren Schaltungen,<br />
geringere Ausgangsleistungen, niedrigere Taktfrequenzen und geringere Grenzfrequenzen.<br />
Bipolare Schaltungen sind dagegen sehr flächenaufwendig. Eine Kombination aus beiden<br />
Techniken erfordert ein deutlich komplexeres Herstellungsverfahren, bietet allerdings auch<br />
die Nutzung sämtlicher Vorteile. Diese Technik wird als BiCMOS (Bipolar-CMOS) bezeichnet.<br />
In der Regel wird ein existierender CMOS-Prozeß durch Prozeßschritte ergänzt, die eine<br />
Realisierung von npn-Transistoren ermöglicht. Abbildung 4.32 zeigt lediglich beispielhaft<br />
und symbolisch eine BiCMOS-Schaltung realisiert in einem Doppelwannenprozeß. PMOS-<br />
und Bipolartransistoren werden in n-Wannen realisiert, die mit einem Burried-Layer versehen<br />
sind. Die NMOS-Transistoren werden entsprechend in p-Wannen realisiert. Moderne BiC-<br />
MOS-Prozesse nutzen flache, ionen-implantierte Bipolartransistoren, Oxidisolation, etc.<br />
BiCMOS-Schaltungen bieten insbesondere attraktive Lösungen, wenn Schaltungen analoge<br />
und digitale Schaltungsteile besitzen.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 95 -<br />
ITEM<br />
V SS
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
S D D<br />
S<br />
���������������������<br />
��������������������� ����������������������<br />
����������������������<br />
���������������������<br />
����������������������<br />
p+ p+ n+ n+<br />
n-Wanne<br />
p-Wanne<br />
Abbildung 4.32: BiCMOS-Struktur<br />
n + -Burried-Layer<br />
p - -Substrat<br />
B E<br />
C<br />
p n+<br />
n-Wanne<br />
n+<br />
4.15 Passive Komponenten in MOS-Schaltungen<br />
Für Induktivitäten ergeben sich die bereits in Kapitel 3.9 erwähnten starken Restriktionen wie<br />
bei bipolaren Technologien. Wegen der fehlenden Isolationsdiffusion sind pn-Dioden lediglich<br />
als Substratdioden mit der Source/<strong>Dr</strong>ain-Diffusion realisierbar, die damit immer mit VDD<br />
oder VSS verknüpft sind.<br />
4.15.1 Widerstände<br />
Diffundierte Widerstände können mit der Source-/<strong>Dr</strong>aindiffusion jeweils für NMOS oder<br />
PMOS realisiert werden. Diese entsprechen den diffundierten Widerständen in der bipolaren<br />
Technik (Kap. 3.9).<br />
Moderne MOS-Techniken verfügen über mindestens eine Polysiliziumschicht mit Schichtwiderständen<br />
im Bereich von 20 bis 80Ω/�. Die absolute Abweichung ist wegen der Prozeßtoleranzen<br />
verhältnismäßig groß. Die relativen Toleranzen entsprechen etwa denen der diffundierten<br />
Widerstände.<br />
Die Wannen können wegen ihrer geringen Dotierung als Widerstände mit hohem Schichtwiderstand<br />
(≈10kΩ/�) verwendet werden. Nachteilig ist die hohe Toleranz und der relativ hohe<br />
Temperaturkoeffizient.<br />
MOS-Transistoren können Widerstände ersetzen. Der Schichtwiderstand ist dann allerdings<br />
von der Gatespannung abhängig. Nachteilig ist die Nichtlinearität.<br />
4.15.2 Kondensatoren<br />
In der MOS-Technik spielen Kapazitäten eine wesentlich bedeutendere Rolle als in der Bipolartechnik.<br />
Wegen der hohen Eingangsimpedanz von MOS-Transistoren können Ladungen,<br />
die auf Kondensatoren gespeichert sind, nahezu ohne Ladungsverlust abgetastet werden. Dies<br />
ergibt Schaltungstechniken, die in bipolarer Technik nicht realisierbar sind. Beispiele dafür<br />
sind dynamische Schaltungen und die dazugehörenden dynamischen Speicher. Hier wird die<br />
Information auf Kapazitäten als Ladung gespeichert. Ein weiteres Beispiel hierfür sind Schalter-Kondensator-Schaltungen<br />
(Switch-Capacitor, SC-Schaltungen), bei denen Kondensatoren<br />
die traditionellen Aufgaben von Widerständen übernehmen. In diesen Fällen genügen sehr<br />
kleine Kapazitäten von einigen 10 fF, die entsprechend wenig flächenaufwendig sind. Oft<br />
reichen die sog. Knotenkapazitäten, das sind parasitäre Kapazitäten von Leitungen und die<br />
Gatekapazitäten der folgenden Transistoren.<br />
Moderne CMOS-Technologien verfügen über zwei Polysilizium-Schichten, die durch eine<br />
Oxidschicht getrennt sind, deren Dicke mit der des Gateoxids vergleichbar ist. Der Kapazitätsbelag<br />
dieser Poly-Poly-Kondensatoren, deren Struktur in Abbildung 4.33 dargestellt ist,<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 96 -<br />
ITEM
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
beträgt 1 bis 2 fF/µm 2 bei einer Durchbruchspannung von 30 bis 50V. Problematisch bei dieser<br />
Struktur sind die parasitären Kapazitäten der Elektroden. Die parasitäre Kapazität der<br />
Elektrode „Poly1“, die im wesentlichen zum Substrat wirkt, kann bis zu 30% der erwünschten<br />
Kapazität betragen. Die absolute Toleranz beträgt bis zu 30% und resultiert aus der Variation<br />
der Oxiddicke. Die relative Toleranz ist sehr gering und liegt unterhalb von 1%.<br />
Poly1<br />
Abbildung 4.33: Poly-Poly-Kondensator<br />
C<br />
Steht lediglich eine Polyschicht zur Verfügung, können andere kapazitive Strukturen mit einer<br />
zusätzlichen Maske erzeugt werden. Gatekondensatoren wie im bipolaren Fall (vgl. Kap.<br />
3.9) sind ohne Zusatzaufwand nicht möglich, da die Source-/<strong>Dr</strong>aindiffusion durch die Polyschicht<br />
maskiert wird. Entweder wird mit einer zusätzlichen Maske eine hochdotierte n- oder<br />
p-Schicht unter der Polyelektrode erzeugt. Dies resultiert in einer Struktur die den<br />
Gatekondensatoren entspricht. Alternativ wird mit einer zusätzlichen Maske eine dünne<br />
Oxidschicht zwischen Poly und der Metallisierung erzeugt. Dies ergibt Kapazitäten mit<br />
vergleichbaren Eigenschaften wie die der Poly-Poly-Kondensatoren.<br />
Zuletzt können MOS-Transistoren als Kondensatoren verwendet werden. Wegen der Variation<br />
des Oberflächenpotentials mit der Gatespannung ist die Kapazität stark spannungsabhängig,<br />
d.h., daß diese Kondensatoren nur in unkritischen Fällen eingesetzt werden können.<br />
4.16 Parameter eines 0,8µm-CMOS-Prozesses<br />
In den folgenden Tabellen werden exemplarisch und auszugsweise Parameter eines modernen<br />
n-Wannen-CMOS-Prozesses mit einer minimalen Gatelänge von 0,8µm angegeben (Stand<br />
1998). Sie sollen in den folgenden Kapiteln die Möglichkeit bieten, den Einfluß dieser<br />
Parameter realistisch abzuschätzen.<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 97 -<br />
ITEM<br />
SiO 2<br />
Poly1
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
Parameter Symbol Wert Einheit<br />
15<br />
Substratdotierung ND, NA 25⋅ 10<br />
−3<br />
cm<br />
Dicke des Gateoxids t 16 nm<br />
ox<br />
Abbruchspannung des Gateoxids BV 14 V<br />
ox<br />
Dicke des Feldoxids t 0,5 µ m<br />
Fox<br />
Tiefe des n + pn-Übergangs x 0,4 µ m<br />
Jn<br />
Schichtwiderstand n + R 25 n<br />
Ω/�<br />
Tiefe des p + pn-Übergangs x 0,4 µ m<br />
Jnp<br />
Schichtwiderstand p + R 40 p<br />
Ω/�<br />
Tiefe des pn-Übergangs der n-Wanne x 3,5 µ m<br />
JWn<br />
Schichtwiderstand n-Wanne R 1,2 nWell<br />
kΩ/�<br />
Dicke Poly1 t 0,4 µ m<br />
Poly1<br />
Schichtwiderstand Poly1 R 23 Poly1<br />
Ω/�<br />
Zulässige Stromdichte Poly1 J 0,6 Poly1<br />
mA µ m<br />
Dicke Poly2 t 0,28 µ m<br />
Poly2<br />
Schichtwiderstand Poly2 R 27 Poly<br />
Ω/�<br />
Zulässige Stromdichte Poly2 J 0,45 Poly2<br />
mA µ m<br />
Oxiddicke zwischen Poly1 und Poly2 t 20 nm<br />
Pox<br />
Abbruchspannung des Oxids zwischen Poly1 und Poly2 BV 30 V<br />
Pox<br />
Dicke Metall1 t 0,6 µ m<br />
Met1<br />
Schichtwiderstand Metall1 R 0,07 Met1<br />
Ω/�<br />
Zulässige Stromdichte Metall1 J 0,9 Met1<br />
mA µ m<br />
Dicke Metall2 t 1 µ m<br />
Met2<br />
Schichtwiderstand Metall2 R 0,04 Met2<br />
Ω/�<br />
Zulässige Stromdichte Metall2 J 1,5 Met2<br />
mA µ m<br />
Tabelle 4.1: Technologische Parameter<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 98 -<br />
ITEM
Kapitel 4: MOS-Transistor Integrierte Schaltungen I<br />
Parameter Symbol Wert Einheit<br />
Schwellenspannung für w/l = 20/20 V 0,8 V<br />
T 020 / 20N<br />
Temperaturkoeffizient der Schwellenspannung TC -1,4 mV/K<br />
VT 0 N<br />
Verstärkungsfaktor n k 100 2<br />
µ A V<br />
Substratfaktor γ 0,7 n<br />
V<br />
Tabelle 4.2: Elektrische Parameter des NMOS-Transistors<br />
Parameter Symbol Wert Einheit<br />
Schwellenspannung für w/l = 20/20 V -0,75 V<br />
T 020 / 20P<br />
Temperaturkoeffizient der Schwellenspannung TC 1,78 mV/K<br />
VT 0 P<br />
Verstärkungsfaktor p k 36 2<br />
µ A V<br />
Substratfaktor γ 0,45 p<br />
V<br />
Tabelle 4.3: Elektrische Parameter des PMOS-Transistors<br />
Parameter Symbol Wert Einheit<br />
Gateoxid ox C 2,2 2<br />
fF µ m<br />
Gate-S-/D-Überlappkapazität C 0,35 GSD0<br />
fF µ m<br />
n-S/D-Diffusion, Flächenanteil der Sperrschichtkapazität Jn0<br />
2<br />
C 0,29 fF µ m<br />
n-S/D-Diffusion, Peripherieanteil der Sperrschichtkapazität C 0,23 Jnsw0<br />
fF µ m<br />
p-S/D-Diffusion, Flächenanteil der Sperrschichtkapazität Jp0<br />
2<br />
C 0,49 fF µ m<br />
p-S/D-Diffusion, Peripherieanteil der Sperrschichtkapazität C 0,21 Jpsw0<br />
fF µ m<br />
2<br />
Poly über Feldoxid, Flächenanteil C 0,07 PFox<br />
fF µ m<br />
Poly über Feldoxid, Peripherieanteil C 0,05 PFoxp<br />
fF µ m<br />
2<br />
Metall1 über Poly1, Flächenanteil C 0,05 MP<br />
fF µ m<br />
2<br />
Poly2 über Poly1, Flächenanteil C 1,8 Pox<br />
fF µ m<br />
2<br />
Poly2 über Poly1, Peripherieanteil C 0,2 Poxp<br />
fF µ m<br />
Tabelle 4.4: Kapazitätsbeläge<br />
<strong>Prof</strong>. <strong>Dr</strong>.-<strong>Ing</strong>. R. <strong>Laur</strong> - 99 -<br />
ITEM