Design Flow und Verilog
Design Flow und Verilog
Design Flow und Verilog
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Struktur: ALU, MUX, Register, etc.VerhaltenSpezifikationAlgorithmusRTLBoole‘scheGleichungenTransistorenDifferenzialgleichungenALU, MUX,RegisterGatterCPU,SpeicherStrukturBlockschaltbildPolygoneZellenFloorplanGeometrischePartitionierungGeometrie• Stellt Ebene der Schaltplan-Eingabe (schematicentry) in vielen modernen Entwicklungstools fürdigitale Systeme dar• In Altera MAX+Plus führt diese Ebene durchVerwendung von parametrisierbaren Blöcken(LPMs) bereits zu lauffähigen SystemenDST SS2003 - Hardware Description LanguagesSuS@TI, Seite 9
Change language