Design Flow und Verilog
Design Flow und Verilog
Design Flow und Verilog
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Die „sensitivity list“ <strong>und</strong> „events“• Neben Spezifikation von „delays“ zur zeitlichenKontrolle der Ausführung: „Events“• Events sind Änderungen in einem Netz oder Register• Events können an denselben Stellen verwendetwerden wie delays• Events werden mit dem @-Zeichen spezifiziert• Es gibt 3 Arten von Events@ (posedge Signal) Anweisung@ (negedge Signal) Anweisung@ (Signal) Anweisung• Wird eine Anweisung durch mehrere Signaleaktiviert, sprich man von einer „sensitivity list“• Die einzelnen Signale werden durch dasSchlüsselwort „or“ getrennt• Sensitivity lists werden hauptsächlich in always-Blöcken verwendet, um die unendlicheIteration anzuhalten bzw. fortzusetzenEventSTOPalways @(posedge reset or posedge clk)beginif (reset) Q = 1´b0;else if (posedge clk) Q = D;endDST SS2003 - Hardware Description LanguagesSuS@TI, Seite 40
Change language