Design Flow und Verilog
Design Flow und Verilog
Design Flow und Verilog
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
Hochsprachenkonstruktex oder z als Ausdruck wirdals falsch interpretiertx oder Bei z mehr als Ausdruck als einer wirdAnweisung: als falsch begin interpretiert <strong>und</strong> endBedingungenif (Ausdruck) wahr_teil; else falsch_teil;Schleifenrepeat (Ausdruck) Anweisung(en);while (Ausdruck) Anweisung(en);for (A1 ; A2 ; A3) Anweisung(en);Initialisierungdes ZählersAbbruchbedingungModifikationdes ZählersDST SS2003 - Hardware Description LanguagesSuS@TI, Seite 36
Change language