Design Flow und Verilog
Design Flow und Verilog
Design Flow und Verilog
Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.
YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.
Operatoren (Forts.)Bitweise Logik-Operatoren& bitweises UND| bitweises ODER^ bitweises XOR~^ bitweises XNOR• Bitweise logische Verknüpfung• Ist ein Operand kürzer als der andere, wird er mitNullen gefüllt• Ergebnis hat immer dieselbe Größe wie der größteOperand~ bitweises NOTLogische Operatoren&& logisches UND|| logisches ODER! logisches NICHT• Ist ein Operand Null, wird FALSCH angenommen• Ist ein Operand ungleich Null, wird WAHRangenommen• Liefern immer Ergebnis der Größe eins, 0, 1 oder xa > bShift-OperatorenVerschiebe Vektor aum b Positionen nach linksVerschiebe Vektor aum b Positionen nach rechts• Der rechte Operand wird immer als Zahl vom Typunsigned integer behandelt• Leere Stellen werden mit Nullen aufgefüllt• x oder z im rechten Operanden führt zu xDST SS2003 - Hardware Description LanguagesSuS@TI, Seite 30
Change language